Способ контроля электронных логических блоков

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 47 05 В 23/О ЗСЕГОЮЩрИффВЖОТЩ 4 О АНИЕ ИЗОБРЕТЕНИЯ ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ТОРСНОМУ СВИДЕТЕЛЬСТ(46) 30.07.86. Бюл. 9 28 (71) Всесоюзный научно-исследовательский и проектно-конструкторский институт геофизических методов исследований, испытания и контроля нетегазоразведочных скважин (72) Н.Н.Новоторцев и К.А.Шаров (53) 621.396.6 (088.8)(56) Патент США 11 3812426, кл. 324-73, опубл1975.Авторское свидетельство СССР В 717726, кл. С 05 В 23/02 1977. (54) СПОСОБ КОНТРОЛЯ ЭЛЕКТРОННБХ ЛОГИЧЕСКИХ БЛОКОВ(57) Изобретение относится к контрольно-измерительной технике и может быть использовано при контроле и диагностике логических блоков, Цель изобретения - упрощение реализации способа путем исключения использования специальных средств для разделения входов и выходов контролируемого логического блока н повышениябыстродействия способа за счет исключения операции настройки на тот илииной тип контролируемого логического блока. Данный способ за счетограничения значения втекающих и вы"текающих токов контролируемого иэталонного блоков обеспечивает упрощение реализации способа, поскольку не требуется специальных средств(переходников, механических илиэлектронных коммутаторов для разделения входов и выходов блока перед подачей тестовых воздействий, ненужны также и средства для выявления1 идентийикации) входов и выходовдля их последующего разделения, Вуказанном способе нет необходимости осуществлять операции выявлениявходов и выходов, их последующееразделение, что . повышает быстродействие способа. 1 з.п.ф-лы, 2 ил, 1247844Изобретение относится к контрольно-измерительной технике и можетбыть использовано при контроле идиагностике логических блоков.Цель изобретения - упрощение реализации способа путем исключения ииспоззьзоззация специальных средствдля разделения входов и выходовкоптрозцзруемого логического блока иповышение быстродействия способа засчет исключения операции настройкица тот илц иной тип коцтролируемомого логического блока,На иг,1 приведено устройство,реализующее способ; ца фиг.2 - характеристика используемого ограццчптеля.Устройство (Фиг.1), реализующееспособ контроля логического блока 1,имеющего выводы 2.1-2.ц, содержитэтаззопцьзй логический блок 3, генератор 4 псевдослучайных сигналов,первые ограничители 5.1-5.з тока,б:."ззс 6 з(оззтроззя, выоды 7.1-7. тгенератора 4 псевдослучайных сигналоззвыззоды 8, 1-8, 11 и эталонногологического блока 3, вторые ограничцтел з .9 .1 -9 . тока.В качестве ограничителей тока5.1-5,п могут быть использованы,например, резисторы цли микросхемыК 76 К 11, представляющие собой двуцаправззеццьзе ограничители тока схарактеристикой, представленной наазин,2 прзз 1 Лсбх= 0,12 В, -ст =Сущность способа заключается вследующем.С помощью генератора 4 псевдослучайных сигналов задают с его выходо 7.1-7.о искомые воздействия ввиде поступающих последовательно воззремецп случайных кодовых наборовлогических "0" и "1" ца все беэисключения выводы 2,1-2тт и контролируемого блока 1 и выводы 8.18.ц эталонного блока 3.Гслц вывод 2 блока 1 и соответств;ющцй ему вывод 8.; блока 3явлзтется входом, то прц подаче от.генератора 4 с его выхода 7.; логического пО" входной ток вытекаетсо стороны выводов 2; ц 8; блоков1 и 3, ограничители 5; и 9, работают ца участке 0-11 (Фиг.2 ), ипропуская через себя ток стабилизации (Г, ),равный одной условной едист.ошщс нагрузки Р ) в диапазонеьхрабочих значений входного напряжения (11 ) и обеспечивая такий обраг .и иэом задание уровня логического 0на входы блоков 1 и 3.Если вывод 2, блока 1 и соот ветствующпй ему вывод 8; блока 3являются входом, а на выходе 7генератора 4 установлена логическая"1", то эта логическая "1" проходит через ограничит ли 5; и ;. навходы блоков 1 и 3, поскольку ониработают в этом случае ца участке0- +1 зр (фпг,2), а значение тока 3значительно больше чем входной втекающий ток блоков 1 и 3 при логической "1" на входе,Еслй вывод 2 блока 1 и соответствующий ему вывод 8 блока 3являются вьзходом то име етс я ч етыре 20,возможных комбинаций логических уров,ней на выводе 2 (8) и выходе 7.зенератора 4; 00, 01, 11, 10. Вкаждой цз четырех комбинаций ограничители 5 и 9 ограничивают выходз дной ток втекающнй цли вытекающий)блоков 1 ц 3 на заданном уровне 3в соотнетствпи с фиг.2, что исключает перегрузку выходов 2 , 8 потокам прп наличии ца цих логического,зстороннего ограничения тока позволяют развязать выходы генератора 4от выходов блоков 1 и 3 исключитьвоэможность их взаимного выхода из 35 строя. Кроме того, выходные уровнивыхода 7 генератора 4 практически не влияют а уровцп напряжения .цавыводах 2 и 8 , что позволяетосуществлять сравнение уровней сигналов на этих выводах.Ограничители 5 и 9 тока обеспечивают развязку выводов 2 и 8блоков 1 и 3 между собой, что позволяет исключить возможность повреждения блока 1 при ошибочном подключении блока 3, не соответствующего потипу (по входам и выходам) блоку 1,выходе блока 3 из строя и т,д. 0 Устройство (йиг,1) является универсальным и позволяет контролировать разнотипные блоки 1 с различцьзм размещением входов-выходов по выводам без специальной перестройки. э 5 Контроль выходов осуществляется подтоковой нагрузкой равной 3С помощью блока б контроля сравнивают сигналы на всех выводах блока10 Формула изобретения 1.Способ контроля электронных 25 логических блоков, включающий последовательное во времени задание на входные выводы эталонного и контролируемого логических блоков идентич 1 и блока 3 и по результатам сравнения делают вывод о годности и негодности блока 1.Таким образом, за счет ограничения значения втекающих и вытекающих токов контролируемого 1 и эталонного 3 блоков обеспечивается упрощение реализации способа, поскольку не требуется специальных средств (переходников, механических или электронных коммутаторов) для разделения входов и выходов блока 1 перед подачей токовых воздействий, не нужны также и средства для выявления (идентификации) входов и выходов 5 для их последующего разделения,1(роме того, нет необходимости осуществлять операции выявления входов и выходов и их последующее разделение, что повышает быстродейст вие способа. ных наборов логических "О" и "1" и сравнение кодов на выходных выводах эталонного и контролируемого: логических блоков, о т л и ч а ю щ и й с я тем, что, с целью упрощения реализации и повышения быстродействия способа, задают идентичные наборы логических "О" и "1" также и на выходные выводы эталонного и контролируемого логических блоков, причем значение втекающего или вытекающего тока каждого иэ выводов ограничивают заданной величиной и дополнительнб сравнивают коды на входных выводах эталонного и контролируемого логических блоков, а по результатам сравнения кодов на всех выводах эталонного и контролируемого логических блоков делают вывод о годности или негодности контролируемого логического блока.2. Способ по п.1, о т л и ч а ющ и й с я тем, что значения втекаю- щего и вытекающего тока каждого иэ выводов контролируемого и эталонного блоков ограничивают величиной вытекающего входного тока используемых микросхем при логическом "О" на их входе.,Сегляник Техред В, Кадар ектор В.Бутяга едак т Заказ 4124/47 Тираж ВНИИПИ Государственно по делам изобретени 113035, Москва, Ж, 836о комитета СССРи открытийРаушская наб., д.4/ исное оектная, 4 Производственно-полиграфическое предприятие, г.ужгород