Устройство для контроля логических блоков

(51) 4 С 06 Г 11/26 ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(56) Авторское свидетельство СССР В 968816, кл. С 06 Г 11/16, 1981.Авторское свидетельство СССР 9 1037257, кл. С 06 Г 11/08, 1982. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ БЛОКОВ(57) Изобретение относится к вычислительной технике. Целью изобретения является повышение достовер.ности контроля логических блоков. Устройство содержит первый и второй триггеры, первый элемент И, генератор тактовых импульсов, счетчик, сигнатурный анализатор, элемент индикации и отличается тем, что для.8012544 9 А 1 достижения цели изобретения в неговведены блок памяти, дешифратор,генератор синхроимпульсов, группарегистров, первый и второй регистры, группа мультиплексоров, мультиплексор, группа коммутаторов входов-выходов, группа элементов И,элемент сравнения, элемент ИЛИ, третий и четвертый триггеры, первыйи второй элементы НЕ, второй, третий,четвертый, пятый и шестой элементыИ, элемент задержки, генератор кодаГрея, что позволяет выполнить структурную декомпозицию контролируемогслогического блока на ряд фрагментов,каждый из которых контролируетсянезависимо от других. Устройстводля контроля логических блоков предназначено для использования при разработке контрольно-стендовой аппаратуры ЭВИ. 1 ил.Изобретение относится к вычислительной технике и может быть использовано для диагностирования логических блоков в процессе производства и эксплуатации.Цель изобретения - повышение достоверности контроля логических блоков.На чертеже приведена структурная схема устройства.Устройство содержит триггеры 1-4, элементы НЕ 5 и 6, четвертый, второй, третий, пятый, шестой и первый элементы И 7-12, генератор 13 тактовых импульсов, элемент 14 задержки, генератор 15 синхроимпульсов, генератор 16 кода Грея, счетчик 17, группу мультиплексоров 18, блок 19 памяти, группу коммутаторов 20 входов- выходов (с выходами на три состояния) дешифратор 2 1, группу регистров 22, регистры 23 и 24, сигнатурный анализатор 25, схему 26 сравнения, элемент ИЛИ 27, мультиплексор 28, элемент 29 индикации, группу элементов И 30, контролируемый логический блок 31.Блок 19 памяти, дешифратор 21, группа н регистров 22, группа и мультиплексоров 18, группа и коммутаторов 20 с выходами на три состо" яния и группа элементов И 30 предназначены для выполнения структурной декомпозиции логического блока 31, позволяющей осуществить контроль блока фрагментами, число входных сигнальных контактов каждого из которых не превосходит разрядности генератора 16 кода Грея к . Нри этом время Формирования всех возможных входных воздействий 2 может быть обеспечено требуемой величины.Регистр 23, генератор 15 преоб" разуют выходные реакции контролируемого фрагмента логического блока 31 из параллельного в последовательный код в каждом тактовом интервале. Триггеры 3 и 4, элементы И 10 и 11обеспечивают двукратную подачу на входные контакты каждого контролируемого фрагмента логического блока31 входных последовательностей: установочной и текстирующей, Элементы НЕ 5 и 6, элемент 14 задержки, элементы И 7, 8 и 12, мультиплексор 28 определяют требуемые режимы ра" боты устройства. Генератор 13 тактовых импульсов выполнен на микросхе 4489 2 ме типа 448 ГГ 2 с кварцевым резонатором и предназначен для формированиятактовых импульсов, определяющихвременные соотношения в устройстве,Генератор 15 предназначен для формирования управляющих импульсов с частотой в И раз превосходящей частоту следования тактовых импульсов. Генератор 16 кода Грея используется для формирования тестирующей последовательности импульсов, подаваемой на контролируемый фрагмент 10 логического блока 31, Счетчик 17предназначен для выбора адресов ячеек блока 19 памяти таким образом,чтобы информация считывалась из блока 19 памяти в порядке возрастания номеров хранящих их ячеек. Группа мультиплексоров 18 используется20 для подключения любого из контактов генератора 16 кода Грея к любому изсигнальных контактов контролируемогологического блока 31. Блок 19 памяти статического типа выполнен на микросхемах 541 РУ 1 и предназначен дляхранения и выдачи информации в муль 25 Сигнатурный анализатор 25 пред"назначен для преобразования входныхпоследов;тельностей большой длиныв сигнатуры длиной 16 бит. Элемент.26 сравнения - шестнадцать двухвходовых элементов сравнения по модулю 55 дна - производит сравнение эталонной сигнатуры, снимаемой с выходарегистра 24, с сигнатурой, снимаемойс выхода сигнатурного анализатора типлексор 28, элемент И 1 О, дешифратор 21, группу регистров 22 и регистр 24.ЗО Группа коммутаторов 20 с выходамина три состояния применяется дляразделения сигнальных контактовдиагностируемого логического блока31 на входные и выходные. Дешифратор 35 2 1 предназначен для адресации тре- .буемого регистра 22 из группы илирегистра 24. Группа регистров 22предназначена для приема, храненияи передачи информации адресации 40 группы мультиплексоров 18 и информации управления группой коммутаторов20 с выходами на три состояния игруппой элементов И 30. Регистр 23используется для приема информации 45 с выходных контактов контролируемогофрагмента логического блока 31 ипередачи ее на вход сигнатурного анализатора 25.одному или более входным контактам контролируемого блока 3 1, а требуемые выходные контакты - к информационным входам регистра 23.Процесс формирования контролируемого фрагмента блока 31 продолжается до тех пор, пока на соответствующем выходе блока 19 памяти не появляется . логическая " 1", переключающая сигнал на выходе мультиплексора 28 в логический 0, Тогда тактовые импульсы будут поступать на запуск генератора 16 кода Грея и на генератор 15. При этом на выходные контакты контролируемого фрагмента блока 31 будут поданы все 2 входные последовательности, которые обеспечивают установку всех элементов фрагмента в некоторое вполне определенное состояние, что является необходимым условием получения устойчивой сигнатуры.По окончании перебора всех 2 входных последовательностей (установочной последовательности) на выходе генератора 16 кода Грея появляется логическая "1", которая не изменяет состояния триггеров 3 и 4, следовательно, и состояния устройства. Поэтому на входные контакты контролируемого фрагмента блока 31 снова будет подана диагностирующая последовательность, по окончании которой на 1 выходе генератора 16 кода Грея формируется логическая "1", которая вызывает появление логической " 1" на выходах триггеров 3 и 4.В этом случае снимается сигнал запрета с элемента 26 сравнения, в качестве которого могут использоваться сумматоры по модулю два, и производится сравнение сигнатуры, снимаемой с выхода сигнатурного анализатора 25, с эталонной сигнатурой, снимаемои с регистра 24. При их несовпадении логическая "1" с прямого выхода триггера 2 поступает на второй вход элемента 29 индикации, сигнализируя о наличии брака, а на первый вход элемента И 12 через элемент НК 5, отключая генератор 13 тактовых импульсов от схемы устройства. При совпадении сигнатур логическая " 1" с выхода триггера 3 переключает выход мультиплексора 28 в состояние логической "1" и тактовые иинульсы с вйхода генератора 13 тактовых импульсов поступают на счетз 1254489 26, в момент прихода разрешающего сигнала, снимаемого с выхода триггера 4. Элемент 29 индикации - это два светодиода, один из которых индицирует исправное состояние диагнос тируемого логического блока, второй - брак.Устройство работает следующим образом.В исходном состоянии выход триггера 1 находится в состоянии логического "0", который подается на входы установки генератора 16 кода Грея, группы регистров 22, регистра 24 и счетчика 17. Логический "0 ф со старшего разряда генератора 16 кода Грея подается на входы триггеров 3 и 4 и элемента 26 сравнения. При этом на выходе элемента ИЛИ 27, на прямом выходе триггера 2 сигнал соответствует логическому "0", который передается на второй вход элемента 29 индикации и на первый вход триггера 1. С инверсного выхода триггера 2 логическая "1" подается на первые входы элементов И 7 и 10, подготавливая цепи для прохождения сигналов из счетчика 17 и элемента 29 йндикации.На адресные входы мультиплексора 28 с выхода триггера 3 и соответству-. ющего выхода блока 19 памяти подается логический "0", что обеспечивает передачу логической " 1" на первый вход элемента И 8. 35После подачи на вход 32 запуска устройства импульса запуска на выходе триггера 1 устанавливается логическая "1" и включается генератор 13 тактовых импульсов, импуль ,сы которого поступают на счетный вход счетчика 17, информационный вход блока 19 памяти, синхровходы группы регистров 22 и регистра 24Включение элемента НЕ 6 обеспечива ет поддержание логического "0" на выходе элемента И 9.Информация адресуемой ячейки блока 19 памяти заносится в один из регистров 22 группы, регистр 24, ад рес которого определяется дешифратором 21, и далее передается на группы мультиплексоров 18, группу коммутаторов 20 с выходами на три состояния и группу элементов И 30. В ре- И зультате каждым тактовьи импульсом один из выходов генератора 16 кода Грея оказывается подключенным к5 1254489 ный вход счетчика 17, обеспечивая формирование нового контролируемого фрагмента логического блока 31.По окончании формирования последнего диагностируемого фрагмента с соответствующего выхода блока 19 памяти снимается логическая "1", которая при исправности диагностируемого блока снимается с выхода элемента. И 11, поступает на первый вход элемента 29 индикации, сигнализируя о исправности блока, и на установочный вход первого триггера 1, переключая устройство в исходное состояние. Формула изобретения Устройство для контроля логических блоков, содержащее два триггера, первый элемент И, генератор тактовых импульсов, счетчик, сигнатурный анализатор, элемент индикации, причем выход первого триггера соединен с установочным входом счетчика и входом запуска генератора тактовых импульсов, выход которого соединен с первым входом первого элемента И, прямой выход второго триггера соединен с первым информационным входом элемента индикации, о т л и - ч а ю щ е е с я тем, что, с целью повышения достоверности контроля, в него введены блокпамяти, дешифратор, генератор синхроимпульсов, группа регистров, группа мультиплексоров, группа элементов И, группа коммутаторов входов-выходов, схема сравнения, элемент ИЛИ, третий и четвертый триггеры, второй-шестой элементы И, два элемента НЕ, элемент задержки, мультиплексор, два регистра, генератор кода Грея, причем второй вход первого элемента И через первый элемент НЕ соединен с прямым выходом второго триггера, а выход соединен с первым входом второго элемента И и через элемент задержки - с первым входом третьего элемента И, второй вход которого через второй элемент НЕ соединен с выходом второго элемента И, входы запуска генератора кода Грея и генерато" ра синхроимпульсов соединены с выходом третьего элемента И, установочный вход и группа выходов генератора кода Грея соединены соответственно с выходом первого триггера 5 1 О 15 20 25 30 35 40 45 50 55 и информационными входами мультиплексоров группы, выход старшегоразряда группы выходов генераторакода Грея соединен также с входамитретьего и четвертого триггеров,адресные входы мультиплексоров группы соединены с выходами соответствующих регистров группы, соединеннымитакже с управляющими входами коммутаторов входов-выходов группы и первыми входамн элементов И группы,вторые входы которых соединены свыходами контролируемого блока, входы которого соединены с выходамикоммутаторов входов-выходов группы,информационные входы которых соединены с выходами мультиплексоровгруппы, выходы элементов И группысоединены с информационными входамипервого регистра, синхровход которого соединен с выходом генераторасинхроимпульсов, выход первого регистра соединен с входом сигнатурного анализатора, выход которого соединен с первым информационным входом схемы сравнения, второй информационный и разрешающий входы которой соединены соответственно с выходами второго регистра и четвертого триггера, выход схемы сравнениясоединен через элемент ИЛИ с входомвторого триггера, инверсный выход которого соединен с первыми входами четвертого и пятого элементов И,выходы которых соединены соответственно с вторым входом второго элемента И и первым входом шестого элемента И, выход которого соединен с вторым информационным входом элемента индикации и первым установочнымвходом первого триггера, второй установочный вход которого являетсявходом запуска устройства, выход третьего триггера соединен с вторым входом шестого элемента И и первым адресным входом мультиплексора, ин- формационные выходы мультиплексора соединены сооТветственно с шинами единичного и нулевого потенциалов устройства, а выход соединен с вторым входом четвертого элемента И, выход второго элемента И соединен со счетным входом счетчика, информационным входом блока памяти, синхровходами регистров группы и второгорегистра, выход счетчика соединен с адресным входом блока памяти, перваягруппа информационных выходов котоСоставитель И.Хазова,Техред И,Попович Корректор Л.Пилипенк дактор И.Касар Тираж 671 ПодписноеНИИПИ Государственного комитета СССРпо делам иэобретений и открытий3035, Иосква, Ж, Раущская наб д. 4/ акаэ 4722/5 4 лиграфическое предприятие, г. Ужгород, ул, Прае роиэвадств рого соединена с информационнымивходами регистров группы и второгорегистра, вторая группа информационных выходов - с входами дешифратра, выходы которого соединены свходами режима регистров группы ивторого регистра, выход первого 1254489 8триггера соединен с установочными входами регистров группы, второго регистра, выходы двух старших раэряо- дов блока. памяти соединены соответ 5 ственно с вторым входам пятого элемента И и вторым адресным входом мультиплексора.