Устройство для передачи и приема двоичных сигналов

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскикСоциалистическихРеспублик(М Кд 308 С 19/28 Государственный комитет СССР по дедам изобретений и открытийДата опубликования описания 07.03.83(72) Авторизобретен о й научно-исследовательскиидротехники и мелиорации 71) Заявит уркменс И И ПРИЕМА ДВОИЧ етреустройства ачи и приема е необходичи всех дво-оследов аедлагаемому является устриема двоична переда- Формации,н 54) УСТРОЙСТВО ДЛЯ ПЕ СИГ НАИзобретение относится к технике передачи цифровой информации и мож быть использовано для сокращения в мени на передачу сообщений в устройствах помехозащищенной передачи двоичной информации.Известно устройство для передачи и приема двоичных сигналов, содержащее на передающей стороне распределитель импульсов, источник сигналов, генератор, модулятор, блок управления и блок синхронизации, а на приемной стороне распределитель импульсов, элементы И, НЕ 11.Недостаток известногозначительное время перединформации, обусловленномостью двукратной передаичных сигналов кодовых птельностей.Наиболее близким к прпо технической сущностиройство для передачи и иных сигналов, содержащееющей стороне источник инвыход которого подключен к входу и формационного регистра, выходы которого срединены с соответствующими первыми входами первой группы элементов И; выходы которых подключены к входам первого элемента ИЛИ, выход первого элемента ИЛИ соединен спервым входом модулятора, к второмувходу которого подключен выход второго элемента ИЛИ, генератор, выходкоторого соединен с третьим входоммодулятбра и с входом блока управ -ления, выходы которого подключенык входам распределителя импульсов,выходы распределителя импульсовсоединены с вторыми входами первойгруппы элементов И и с входами второго элемента ИЛИ, выход модулятора через линию связи на приемной сторонеподключен через демодулятор к входублока синхронизации и управления ик первым входам регистра памяти, выходы блока синхронизации и,управления соединены с входами распределителя импульсов, первые выходы кото-рого подключены к соответствующимвторым входам регистра памяти, первые выходы регистра памяти соедине-ны с первьии входами элемента сравнения кодов, вторые выходы регистрапамяти подключены к входам первыхэлементов НЕ и к первым входам первых элементов И, выходы которых соединены с информационными выходамиустройства, выход элемента сравнения1 О кодов соединен с вторыми. входамипервых элементов И и через второйэлемент НЕ с первым входом второгоэлемента И, к второму входу которогоподключен первый выход распределителя импульсов, выход второго элеменга И соединен с дополнительным выкодом устройства 2 .Недостатком известного устройства является его низкая информативность.Цель изобретения - повышение информативности путем сокращения времени повторной передачи сигналов.Поставленная цель достигаетсятем, что в устройство для передачи 15и приема двоичных сигналов, содержа-.щее на передающей стороне источникинформации, выход которого подключенк входу информационного регистра,выходы которого соединены с соответствующими первыми входами первойгруппы элементов И, выходы которых подключены к входам первого элемента ИЛИ, ,выход первого элемента ИЛИ соединен спервым входом модулятоРа, к второмувходу которого подключен выход второго элемента ИЛИ, генератор, выход которого соединен с третьим входом модулятора и с входом блока управле-. ния, выходы которого подключены к входам распределителя импульсов, выходы распределителя импульсов соединены с вторыми входами первой группы элементов И и с входами второго элемента ИЛИ, выход модулятора через линию связи на приемной стороне под- З 5 ключен через демодулятор к входу блока синхронизации и управления и к первым входам регистра памяти, выходы блока синхронизации и управления соединены с входами распределителя 40 импульсов, первые выходы которого подключены к соответствующим вторым входам р .гистра памяти, первые выходы регистра памяти соединены с первыми входами элемента сравнения ко дов, вторые выходы регистра памяти подключены к входам первых элементов НЕ и к первым входам первых элементов И, выходы которых соединены с информационными выходами устройства, выход элемента сравнения кодов соединен с вторыми входами первых элементов И и через второй элемент НЕ с первым входом второго элемента И, к второму входу которого подключен первый выход распределителя импульсов, выход второго элемента И соединен с дополнительным выходом устройства, на передающей стороне в устройство введены двоичные сумматоры, первые и, вторые входы кото О рых соединены с соответствующими выходами информационного регистра, входы переноса младшего разряда двоичных сумматоров подключены к нулевому выводу источникапитания, вы ходы двоичных сумматоров соединена с соответствующими третьими входами первой группы элементов И, на приемной стороне введены двоичные сумматоры, первые входы которых подключены к соответствующим выходам регистра памяти, к вторым входам двоичных сумматоров подключены выходы соответствующих первых элементов НЕ, входы переноса младшего разряда двоичного сумматора соединены с положительным выводом источника питания, выходы двоичных сумматоров подключены к соответствующим вторым входам элемента сравнения и к соответствующим четвертым входам первых элементов И.На чертеже схематично изображено устройство.Устройство для передачи и приема двоичных сигналов содержит на передающей стороне регистр 1 памяти, информационный регистр 2, источник 3 информации, первую группу элементов И 4, распределитель 5 импульсов, первый элемент ИЛИ б, модулятор 7, второй элемент ИЛИ 8, ,генератор 9, блок 10 управления, линию 11 связи, на приемной стороне демодулятор 12, регистр 13 памяти, блок 14 синхронизации и управления, распределитель 15 импульсов, элемент 16 сравнения кодов, двоичные сумматорь 17., - 17 и 181 - 182, первые элементы НЕ 19 192, первые элементы И 20, второй элемент НЕ 21 и второй элемент И 22.Устройство для передачи и приема двоичных сигналов работает следующим образом.Записанная в передающий регистр 2 памяти информации кодовая последовательность делится на кодовые слова, содержащие одинаковое число разрядов, Для определенности положим, что длина каждого кодового слова равна одному байту. Это деление является условным и может быть из-менено как в сторону удлинения, так и в сторону укорочения кодовых словПусть требуется передать кодовое сообщение, содержащее Кбайта информации. Для примера запишем их произвольно110011101 10011001 01011011В первом двоичном сумматоре 17 происходит сложение первого байта с вторым11001101100110011.01100110Во втором двоичном сумматоре 18 происходит сложение второго и третьего байтов информации10011001010110110.11110100При сложении первых двух байтов информации. возникает единица девятого разряда, учитывать и передавать ее нет необходимости, так как на приемной стороне для восстановления сообщения эта единица не нужна. При этом сохраняется байтовая структура кодовых слов.Таким образом, при необходимости передачи К байтовинформации по предлагаемому способу после суммирования смежных байтов получается дополнительный байт, в результате чего подготовленная к передаче информация содержит К + 1 байтЭта информация подводится на первые входы первой группы элементов И 4, причем первый и последний байты подводятся без каких-либо преобразований 11001101 01100110 11110100 01011011По команде, поступающей с первого блока 1 О управления, запускается передающий распределитель 5 импульсов и на второй вход модулятора 7 с второго элемента ИЛИ 8 последовательно поступают код синхронизации, код начала и приведенные четыре. байта информации. Через линию 11 связи переданное сообщение поступает на демодулятор 12, с выхода которого поступает на блок 14 синхронизации, и управления, чем обеспечивается его синхронная работа. После прихода кода начала сигнал с выхода блока 10 управления фазирует делитель частоты и обеспечивает подачу тактовых импульсов на вход распределителя 15 импульсов. Принятые четыре байта информации записаны в регистре 13 памяти, с выхода которого первый байт поступает без преобразований на первые входы элементов И 20 и через первую группу элементов НЕ 19 на первые входы дво 1ичного сумматора 181, на вторые разрядные входы которого поступает второй байт информации. На входы "перенос младшего разряда" двоичных сулматоров 181 подается сигнал "1". Таким образом, на выходе первого из двоичных сумматоров 181 образуется байт информации, представляющий второе кодовое слово011 0011 000110010110011001 Сопоставляя его, видим, что он в точности равен второму байту, подлежащему передаче. Информация этого байта с выхода первого сумматора 18 поступает на первые входы группы элементов И 20 и одновременно через группу элементов НЕ 19 - на первые2входы двоичного сумматора 182, навторые входы которого поступает третий байт принятого сообщения. Байтйнформации, получаемый на выходедвоичного сумматора 182, равен следующей величине:0110011051111010011. 01011011Так как девятый разряд полученного кода не учитывается, то полученный байт информации в точности соответствует байту, подлежащему передаче и переданному последним -четвертым, С выходов сумматора 182байт подается на первые входы группы элементов И 20 и одновременно напервые входы элемента 16 сравнениякодов, на вторые входы которого подводится такой же четвертый байт свыходов приемного регистра памяти.В результате сравнения кодов на выходе элемента .16 сравнения кодов образуется сигнал "1". Этот сигналпоступает на вторые входы группы элементов И 20 и на выходах этих элементов образуются три неискаженныхбайта информации, т.е. три кодовыхслова. При .возникновении одной илимногих ошибок последний байт информации, полученный вычитанием навыходе сумматора 182, не совпадетс последним переданным байтол информации и на выходе элемента 16сравнения кодов сигнал сохраняетсяравным "0", который, инвертируясь, 35 элементом НЕ 21, поступает в видесигнала "1 ф на первый вход элементаИ 22, на второй вход которого поступает сигнал "1 ф с дополнительноговыхода приемного распределителя 15 40 импульсов, в результате чего навыходе элемента И 22 возникает сигнал "1 ф - запрос на повторную передачу.Предлагаемый способ передачи 45 двоичной инФормации с защитойот помех по помехоустойчивости эквивалентен известному способу передачи двоичной информации с повторением каждого кодового слова. Применение его для передачи К кодовыхсловбайтов) информации позволяетсократить время передачи, на величину(,К - 1/Т/с), где Т - время передачиодного кодового слова 1 байта информации ). В предлагаемом устройстве,как и в известном, каждое кодовоеслово повторяется дважды, что легко видеть . при буквенном обозначении кодовых слов. Обозначим три кодовых слова, подлежащих передаче,буквами а, ф и с . В действительности, по предлагаемому способу передаются а,а+ Ь), (, Ь+ с), с, откуда видно, что каждое передаваемое словоповторяется дважды. При этом число 5 разрядов представленных здесь суьял, 1003125полученных после сложения кодовыхслов, не увеличивается, так как нетнеобходимости учитывать единицустаршего разряда. При передаче этойинформации, как обычно, может бытьприменена защита по паритету. Припередаче информации предлагаемымустройством, так же как и известным, ошибка не обнаруживается, еслиискажения происходят в одних и техже разрядах, переданных смежным байтом., При этом ошибочно будет принято только одно кодовое слово,Таким образом, основное преимущество предлагаемого устройствапередачи двоичных сигналов с защитойот помех заключается в сокращениивремени на передачу информации посравнению с известным.Аппаратурная реализация предлагаемого устройства значительно проще,а кодирование и декодирование сообщений осуществляется в статическомрежиме, в отличие от кодирования идекодирования циклических кодов,осуществляемого в динамике с использованием регистров сдвига. При рассинхронизации приемного и передающегораспределителей импульсов, в отличиеот передачи информации с использованием циклического кода, в предлагаемом способе ошибка всегда будетобнаружена.а Формула изобретения Устройство для передачи и приема двоичных сигналов, содержащее на передающей стороне источник информации, выход которого подключен к входу ин- формационного регистра, выходы которого соединены с соответствующими первыми входами первой группы элементов И, выходы которых подключены к входам первого элемента ИЛИ, выход первого элемента ИЛИ соединен с первым входом модулятора, к второму входу которого подключен выход второго элемента ИЛИ, генератор, выход которого соединен с третьим входом модулятора и с входом блока управления, выходы которого подключены к входам распределителя импульсов, выходы распределителя импульсов соединены с вторыми входами первой группы элементов И и с входами второго элемента ИЛИ, выход модулятора через линию связи на приемной стороне подвключен через демодулятор к входу бл- ка синхронизации и управления и кпервым входам регистра памяти, выходы блока синхронизации и управления соединены с входами распределителя импульсов, первые выходы которого подключены к соответствующимвторым входам регистра памяти, первые выходы регистра памяти соединеныс первыми входами элемента сравнения10 кодов, вторые выходы регистра памятиподключены к входам первых элементовНЕ и к первым входам первых элементов И, выходы которых соединены синформационными выходами устройства,15 выход элемента сравнения кодов соединен с вторыми входами первых элементов И и через второй элемент НЕс первым входом второго элемента И,к второму входу которого подключенпервый выход распределителя импульсов, выход второго элемента И соединен с дополнительным выходом устройства, о т л и ч а ю щ е е с ятем, что, с целью повышения инфор 25 мативности путем сокращения времениповторной передачи сигналов, в устройство на передающей стороне введены двоичные сумматоры, первые и вторые входы которых соединены с соответствующими выходами информационно-го регистра, входы переноса младшегоразряда двоичных сумматоров подклю.чены к нулевому выводу источника питания, выходы двоичных сумматоровсоединены с соответствующими третьими входами первой группы элементов И,на приемной стороне введены двоичныесумматоры, первые входы которых подключены к соответствующим выходамрегистра памяти, к вторым входам дво 4 О ичных сумматоров подключены выходысоответствующих первых элементов НЕ,"входы переноса младшего разряда двоичных сумматоров соединены с положительным выводом источника питания, выходы45 двоичных сумматоров подключены ксоответствующим вторым входам элемента сравнения кодов и к соответствующим четвертым входам первых элементов И.50 Источники информации,принятые во внимание при экспертизе1. Патент США 9 4070648,кл.08 С 25/02, опублик. 1978.2. Пшеничников А.М. и Портнов М.Л,55,Телемеханические системы на интегральных микросхемах. М., "Энергия",1977, с. 169-172 прототип ),