Устройство для деления двоичных чисел

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик п 11955039(22) Заявлено 27.06.80 (21) 2950449/18-24т 1 ИМ. Кп.з 6 06 Г 7/52 с присоединением заявки Мо Государственный комитет СССР по делам изобретений и открытийДата опубликования описания 30.08,82 А.П. Заморин и А.А. Маханов(71) Заявител Кировский политехнический ин(,54 УСТРОЙСТ НЫХ ЧИСЕЛ ДЕЛЕНИЯ 5 тройстваие, таке в едиементе20 за пе к к о 30 Изобретение относится к цифрово вычислительной технике и может быть использовано в быстродействующих ЦВМ для выполнения операций деления двоичных чисел.Известны устройства деления, содержащие регистры, сумматоры и элементы И-ИЛИ 11.Однако данные устройства характеризуются низким быстродЕйствием.Известно устройство деЛения, которое на каждом шаге производит сло" жение й -разрядных чисел с распространением переноса через все и -разряды Г 23. 1Недостатком известного ус является низкое быстродейств как время деления, выраженно ницах времени задержки на эл схемы пропорционально п .Цель изобретения - увеличение быстродействия устройства счет исключения распространения реноса через все разряды.Поставленная цель достигается тем, 2 что в устройство для деления двоич-ных чисел, содержащее регистр делимого, регистр делителя, сумматор, счетчик тактов и дешифратор, причем выход регистра делимого объединен с входом сумматора, дополнительно введен первый и второй и -разрядные блоки вычитателей,первый, второй, третий и четвертый блоки сумматоров,первый, второй, третий и четвертыйблоки формирования единиц, первый ивторой сдвигатели, блок формированиясдвига и блок анализа, причем группавходов блока анализа соединена с группой выходов старших разрядов регистра,целителя, первая группа выходов блокаанализа соединена с управляющими входами третьего и четвертого блоковформирования единиц, вторая группавходов блока анализа соединена с управляющей шиной блока формированиясдвига, информационная шина которогосоединена с выходом дешифратора, входкоторого соединен с выходом счетчикатактов, выходная шина блока формирования сдвига соединена с управляющими входами первого и второго сдвнгателей, группа разрядных входов регистра делимого соединена с группойразрядных выходов первого блока вычитателей, первая группа входов которого соединена с группой выходов первого блока сумматоров, а вторая группа .входов - с группой выходов бло асумматоров, первая группа входов о 955039 20нека со второй группой выходов третьего блока формирования единиц, инФормационная шина которого соединенас группой разрядных выходов регистра делктеля,и информационной шиной второго сдвкгателя, информационная шина четвертого блока формирования единиц соединена с группой разрядныхвыходов второго сдвкгателя.2. Устройство по и. 1, о т л и ч а ю. ш е е с я тем, что блок анализа содержит с первого по четырнадцатый элементы И, первый, второй,.третий и четвертый элементы ИЛИ, причем первый вход первого элемента Исоединен с первым входом четырнадцатого,элемента И к первым входом группы блока анализа, второй вход первого элемента И соединен с первыми входами третьего, шестого, седьмого к двенадцатого элементов И и вторым входом группы блока анализа, третий вход первого элемента И соединен со вторымк входами шестого, девятого ичетырнадцатого элементов И и третьимвходом группы блока анализа, первый вход второго элемента И соединен со вторыми входаья третьего, четвертого, пятого к седьмого элементов И, третькм входом шестого элемента И и четвертым входом группы блока анализа, второй вход второго элемента К соедкнен с первыми входами восьмого, девятого, десятого, одиннадцатого к тринадцатого элементов И, вторым входом двенадцатого элемента И и пятью входом группы блока анализа, третий вход второго элемента И соединен со вторыми входами восьмого и тринадцатого элементов И, третьими входамк девятого и четырнадцатого элементов И к шестым входом группы блока анализа, четвертый вход второго элемента И соединен с первыми Входами четвертого и пятого элементов И, третьими входами третьего, седьмого, восьмого, двенадцатого и тринадцатого элементов И, вторыми входами десятого и одиннадцатого элементов И и седьмым входом группыблока анализа,пятый вход второго эле 1 мента И соединен с четвертыми входами третьего, седьмого, восьмого, двенадцатого и тринадцатого элементов И третьими входами четвертого и одиннадцатого элементов И и восьмым входом группы блока анализа, шестой вход второго элемента И соединен с пятыми входами седьмого и тринадцатого элементов И и девятым входом группы блока анализа, седьмой вход второго элемента И соединен с пятыми входамитретьего, восьмого и двенадцатогоэлементов И, шестыми входами седьмоготринадцатого элементов И десятым входом группы блока анализа, шестой вход третьего элемента И соединен с четвертым." входами четвертого, шестого, девятого, одиннадцатого, третьими входами пятого и десятого элементов И, седьмыми входами седьмогои тринадцатого элементов И, шестымвходом двенадцатого элемента И иодиннадцатым входом группы блока анализа, пятый вход четвертого элемента И соединен с пятым входом одиннадцатого элемента И и двенадцатым входом группы блока анализа, четвертый 1 О вход пятого элемента И соединен счетвертым входом десятого элемента Ии тринадцатым входом группы блокаанализа, выход первого элемента Исоединен с первыми входами первого 15,к третьего элементов ИЛИ, выход вто.рого элемента И - со вторыми входами первого и третьего элементов ИЛИ,выход третьего элемента И - с третьими входами первого и третьего эледо ментов ИЛИ, выход четвертого элемента И - с четвертыми входами первогои третьего элементов ИЛИ, выходпятого элемента И - с пятыми входамипервого и третьегО элементов ИЛИ,выход шестого элемента И - с шестымвходом первого элемента ИЛИ и первымвходом второго элемента ИЛИ, выходседьмого элемента И - с седьмым входом первого элемента ИЛИ и вторымвходом второго элемента ИЛИ, выходвосьмого элемента И - с третьим вхо. дом второго элемента ИЛИ и первымвходом четвертого элемента ИЛИ, выход девятого элемента И - с четвертым входом второго элемента ИЛИ ивторым входом четвертого элемента ИЛИ,выход десятого элемента И - с шестым входом третьего элемента ИЛИ итретьим входом четвертого элемента ИЛИ, выход одиннадцатого элемен О та И - с седьмым входом третьего элемента ИЛИ и четвертым входом четвертого элемента ИЛИ, выход двенадцатого элемента И - с восьмым входомтретьего элемента ИЛИ и пятым входом 45 четвертого элемента ИЛИ, выход тринадцатого элемента И - с девятым входом третьего элемента ИЛИ и шестымвходом четвертого элемента ИЛИ, а,выход четырнадцатого элемента И - сдесятым входом третьего элемента ИЛИи седьмым входом четвертого элемента ИЛИ, выходы первого и четвертого элементов ИЛИ соединены соответственно с первым и вторым выходамиу первой группы выходов блока анализа,выходы второго и .третьего элементов ИЛИ соединены соответственно с первым и вторым выходами второй группы выходов блока анализа. 3. Устройство по п. 1, о т л и ч а ю ш е е с я тем, что блок формирования сдвига содержит Г разрядов (г 1,2 .,и, где п.-разрядность устройства), каждый из которых содержит первый и второй элементы И и элементИЛИ, причем в каждом разряде первый вход первого элемента И соединен с первым входом второго элемента И и информационной шиной блокаформирования сдвига, вторые входы первых элементов И г -ых разрядов соединены между собой и с управляющей шиной блока Формирования сдвига, вторые входы вторых элементов И Г-ых разрядов соединены между собой и с управляющей шиной блока формирования сдвига, выходы первых элементов ИР-ых разрядов соединены с первыми входами элементов ИЛИ г-ых разрядов, выходы вторых элементов И Р -ых разрядов соединены со вторыми входами элементов ИЛИ (Р)-ых разрядов, а выходы элементов ИЛИ соединены с выходной шиной блока Формирования сдвига.4. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что блок Формирования единиц содержитразрядов, каждый из которых содержит первый, второй, третий, четвертый, пятый, шестой, седьмой и восьмой элементы И, первый, второй, третий и четвертый элементы ИЛИ, причем первый вход первого элемента И соединен с первым входом пятого элемента И и информационной шиной блока формирования единиц, первый вход второго элемента И соединен с первым входом шестого элемента И и информационной шиной блока формирования единиц, второй вход первого элемента И соединен со вторыми входами второго, пятого, шестого элементов И и информационной шиной блока формирования единиц, первый вход третьего элемента И соединен с первым входом седьмого элемента И и информационной шиной блока формирования единиц, первый вход четвертого элемента И соединен с первым входом восьмого элемента И и информационной шиной блокаформирования единиц, второй входтретьего элемента И соединен со вторыми входами четвертого, седьмого,восьмого элементов И и информационной шиной блока формирования единиц,третьи входы первого, третьего, шестого и восьмого элементов И соединены между собой и с управляющей шинойблока формирования единиц, третьи 10,входы второго, четвертого, пятого,седьмого элементов И соединены междусобой и с управляющей шиной блокаформирования единиц, первый вход первого элемента ИЛИ соединен с выходом 15 первого элемента И, а второй входпервого элемента ИЛИ - с выходом второго элемента И, первый вход второго,элемента ИЛИ соединен с выходом треть.его элемента И, а второй вход второ го элемента ИЛИ - с выходом четвертого элемента И, первый вход третьего элемента ИЛИ соединен с выходомпятого элемента И, а второй входтретьего элемента ИЛИ - с выходом 25 шестого элемента И, первый вход четвертого элемента ИЛИ соединен с выходом седьмого элемента И, а второйвход четвертого элемента ИЛИ - с выходом восьмого элемента И, выходыпервого и второго элементов ИЛИ соединены с первой группой выходов блока Формирования единиц, а выходытретьего и четвертого элементов ИЛ Исоединены со второй группой выходовблока формирования единиц.35Источники информации,принятые во внимание при экспертизе1. Папернов А.А, Логические основы цифровой вычислительной техники.40 М., Советское радио, 1972, с. 235,2. Авторское свидетельство СССР9 570054, кл. 6 06 Р 7/52, 1977955039 г8 юг б Составитель В. Венцельчелинская. Техред А,Ач Еоррек едак то ост Заказ б 4 37/5 илиал 1 П 1 П Патентф, г. Ужгород, ул. Проектная, 4 ИГЛ фк Тираж 731 ВНИИПИ Государственного по делам изобретений 35, Москва, Ж, Раушс955039 восьмого, девятого, десятого и одиннадцатого элементов И, вторым входомдвенадцатого элемента И и пятым входом группы блока анализа, третий 5вход второго элемента И соединен совторыми входами восьмого и тринадцатого элементов И, третьими входамидевятого и четырнадцатого элементов Ии шестым входом группы блока анализа,четвертый вход второго элемента И 10,соединен с первыми входами четвертого и пятого элементов И, третьимивходами третьего, седьмого, восьмого,Двенадцатого и тринадцатого элементов И, вторыми входами десятого, 15 одиннадцатого элементов И и седьмымвходом группы блока анализа, пятыйвход второго элемента И соединен счетвертыми входами третьего, седьмого, восьмого, двенадцатого и транадцатого элементов И, третьими входами тов И и восьмым входом группы блокаанализа, шестой выход второго элемента .И соединен с пятыми входамиседьмого и тринадцатого элементов Ии девятым входом группы блока анализа, седьмой вход второго элемента Исоединен с пятыми входами третьего,восьмого и двенадцатого элементов И,шестыми входами седьмого и тринадцатого элементов И и десятым входомгруппы блока анализа, шестой входтретьего элемента И соединен с четвертыми вхбдами четвертого, шестого,девятогоодиннадцатого и третьими З 5 входами йятого и десятого элементов И, седьмыми входами седьмого итринадцатого элементов И, шестым вхо 40 45 5055 И 60 ,65 торого соединена с первой группойвыходов первого блока формирования единиц, а вторая группа входов второго блока сумматоров соединена с первой группой выходов второго блокаформирования единиц, вторая группавыходов которого соединена с первойгруппой входов первого блока сумматоров, вторая группа входов которого соединена со второй группой выходовпервого блока формирования единиц,информационная шина которого соединена с группой разр.дных выходов регистра делимого и информационной шиной первого сдвигателя, информационная шина второго блока формированияединиц соединена с группой разрядныхвыходов первого сдвигателя, группаразрядных входов регистра делителясоединена с группой разрядных выходов второго блока вычитателей, первая группа входов которого соединенас группой выходов третьего блокасумматоров, а вторая группа входоввторого блока вычитателей соединенас выходом второго блока сумматоров,первая группа входов которого соединена с первой группой выходов треть его блока формирования единиц, авторая группа входов четвертого блока сумматоров соединена с первойгруппой выходов четвертого блокаформирования единиц, вторая группавыходов которого соединена с первойгруппой входов третьего блока сумматоров, вторая группа входов которого соединена со второй группойвыходов третьего блока фОрмированияединиц, информационная шина которого соединена с группой разрядных выходов регистра. делителя и информационной шиной второго сдвигателя,информационная шина четвертого блока формирования единиц соединена с группой разрядных выходов второго сдвигателя. Блок анализа содержит с первого по четырнадцатый элементы И, первый,второй, третий и четвертый элементы ИЛИ, причем первый вход первогоэлемента И соединен с первым входомчетырнадцатого элемента И и первымвходом группы блока анализа, второйвход первого элемента И соединен спервыми входами третьего, шестого,седьмого и двенадцатого элементов Ии вторым входом группы блока анализатретий вход первого элемента И соединен со вторыми входами шестого,девятого и четырнадцатого элементов и третьим входом группы блока анализа, первый вход второго элемента Исоединен со вторыми входами третьего четвертого, пятого, шестого и седьмого элементов И, третьим входомшестого элемента И и входом группы блока анализа, второй вход этого элемента И соединен с первыми входами,четвертого и одиннадцатого элемендом двенадцатого элемента И и одиннадцатым входом группы блока анализа, пятый вход четвертого элемента И соединен с пятым входом одиннадцатого элемента И и двенадцатым входом группы блока анализа, первый вход пятого элемента И соединен счетвертым входом десятого элемента Ии тринадцатым входом группы блокаанализа, выход первого элемента Исоединен с первыми входами первогои третьего элементов ИЛИ, выход четвертого элемента И - с четвертымивходами первого и третьего элементовИЛИ, выход пятого элемента И - с пятыми входами первого и третьего элементов ИЛИ,выход шестого элемента Ис шестым входом первого элемента ИЛИи первым входом второго элемента ИЛИ,выход седьмого элемента И - с седьмым входом первого элемента ИЛИ ивторым входом второго элемента ИЛИ,выход восьмого элемента И - с третьим входом второго элемента ИЛИ ипервым входом четвертого элемента ИЛИ,выход девятого элемента И - с четвертым входом второго элемента ИЛИ ивторым входом четвертого элемента ИЛИ,выход десятого элемента И - с шестым955039 Блок формирования единиц содержит. г разрядов, каждый из которых содержит первый, второй, третий, четвертый, пятый, шестой, седьмой и восьмой элементы И, первый, второй, третий и четвертый элементы ИЛИ, причем первый вход первого элемента И соединен с первым входом пятого элемента И и информационной шиной блока формирования единиц, первый вход второго элемента И соединен с первым входом шестого элемента И и информа- Ц ионной шиной блока формирования едит И ниц, второй вход первого элемента соединен со вторыми входами второго, пятого и шестого элементов И и информационной шиной блока формирования единиц, первый вход третьего элемента И соединен с первым нходом седь мого элемента И и информационной шиной блока формиронания единиц,первый вход четвертого элемента Исоединен с первым нходом восьмогоэлемента И и информационной шинойбгока формирования единиц, второйвход третьего элемента И соединен совторыми входами четвертого, седьмого и восьмого элементов И и информационной шиной блока формиронания единиц, третьи входы первого, третьего,шестого и восьмого элементов И сое динены между собой и с управляющейшиной блока Формирования единиц,третьи входы второго, четвертого,пятого и седьмого элементов И соединены между собой и с управляющей ши ной блока формирования единиц, первыйвход первого элемента ИЛИ соединенс выходом первого элемента И, а вто. рой вход первого элемента ИЛИ - свыходом элемента И, первый вход второго элемента ИЛИ соединен с выходом третьего элемента И, а второйвход второго элемента ИЛИ - с выходом четвертого элемента И, первыйвход третьего элемента ИЛИ соединен 25 с выходом пятого элемента И, а второй вход третьего элемента ИЛИ - свыходом шестого элемента И, первыйвход четвертого элемента ИЛИ соединен с выходом седьмого элемента И, 30 а второй вход четвертого элементаИЛИ - с выходом восьмого элемента И,выходы первого и второго элементовИЛИ соединены с первой группой выходов блока формирования единиц, а выходы третьего и четвертого элементовИЛИ - со второй группой выходов блокаформирования единиц. Введенные в предлагаемое устройство блоки вычитателей, блоки счетчи ков положительных и отрицательныхединиц, блоки формирования единиц,блок формирования сдвига и блок анализа позволяют производить вычисления в избыточной знакоразрядной сис теме счисления с основанием 2 и разрядными цифрами, принимающими значение -3, -2, -1, О, 1, 2, 3. Это позволяет во всех случаях при выполнениисуммирования устранять распростране ние перенбсов через все и разряды,что обеспечивает сокращение времениделения в предлагаемом устройстве. На фиг. 1 изображена блок-схемапредлагаемого устройства деления; нафиг, 2 - функциональная схема блокаанализа; на фиг. 3 - функциональнаясхема блока формирования сдвига натри разряда; на фиг. 4 - функциональная схема блоков формирования еди ниц на один разряд; на фиг. 5. - функ-циональная схема блоков счетчиковположительных и отрицательных единиц(три счетчика), вариант; на фиг. 6функциональная схема блоков вычита телей..тактов, дешифратор 7,первый 8 и второй 9 блоки вычитателей, первйй 10и второй 11 блоки счетчиков положительных единиц, первый 12 и второй13 блоки счетчиков отрицательныхединиц, первый 14,второй 15, третий16 и четвертый 17 блоки формированияединиц, блок 18 анализа и блок 19формирования сдвига.Блок 18 анализа (фиг. 2) содержитэлементы И 20 и с.первого по четвертый элементы ИЛИ 21-24.Блок 19 формирования сдвига(Фиг. 3) содержит и разрядов, каждыйразряд содержит первый и второй элементы схемы И 22 и 23 и элементИЛИ 24.Блоки 14-17 формирования единицсодержат и разрядов, каждый из которых содержит элементы И 25 и ИЛИ 26,Блоки 10 и 11 счетчиков положительных единиц и блоки 12 и 13 счетчиков отрицательныхединиц (фиг. 5)содержит и счетчиков 27, каждый изкоторых содержит первые 28 и вторые29 одноразрядные сумматоры на тривхода (на фиг. 5 изображено трисчетчика 28).Блоки 8 и 9 вычитателей (фиг. 6)содержат и вычитателей двухразрядныхчисел 30 (на фиг. 6 изображены триразряда вычитателей),Деление в прецлагаемом устройствевыполняется в знакоразрядной системе счисления, В этой системе счисления любое и-разрядное число хх 1)представляется в видех. Е у" (2 Р"сс") 2 ",где сС 6 0,1 - младшая цифра г-горазряда,Е 0,1 - старшая цифра г-горазряда,у 16 0,1 - знак г-го разряда(1)2);Я 2 (" ") . (2)где 1 = 1,2,3и.Начальные, условия: хр -- 2 х, ур =2 у.Результат 2 = х.Переменные Е и вв (1) и (2) накаждой 1-ой итерации определяются позначениям старших разрядов у такимобразом, чтобы первый разряд переменной у в.результате выполнениясложения в (2)5принимал нулевые значения, При этомпеременная у; стремится к значениюу= 2, а переменная х- к значе- .я4нйю х= х/у. В результате модели рования работьг предлагаемого устройства на ЭЦВМ Наири 2 для всехвозможных значений аргументов х и увыявлена зависимость Я и в от значений старших разрядов у;, обеспечи вающая сходимость итерационного про-.цесса (1) и (2) .В табл. 1 приведена зависимостьзначений Е и в от значений старшихразрядов переменной у.20 В предлагаемом устройстве регистры делимого 1 и делителя 2 предназначены для хранения переменных х;и у, представленных в знакоразрядной системе счисления. Каждый регистр содержит и разрядов дробнойчасти и один разряд целой части переменных, каждый разряд содержиттри триггера для хранения знакастаршей цифрыи младшей цифры й"Сдвигатели 3 и 4 осуществляютпараллельный сдвиг регистров 1 и 2 на(1 - в;) разрядов вправо и выполнены на матрицах элементов Ии ИЛИ.Сумматор 5 предназначен для преЗ 5 образования результата деления, храня.щегося на регистре 1, из знакоразрядной системы счисления в двоичную идля хранения результата и выполнен ввиде параллельного сумматора накап ливающего типа с распространениемпереноса на и разрядов,Блок 18 анализа (Фиг. 2) выполненна логических элементах И и ИЛИ иреализует следующие логические Функ ции в соответствии с табл. 2 истиннос ти:-г -ь2- т З ЗЗф У Р фУУ ф У Р о1 РМУПриведенные булевые функции реализуются в блоке анализа на схемахИ 20 и ИЛИ 21. Значения переменных- 2 Ъ8 фо Р Р о ж(Р; на вход блока анализапоступают. с выходов старших разрядоврегистра 2,Счетчик 6 тактов предназначен длясчета номера итерации, дешифратор 7 -для дешифрирования кода номера итерации.Блок 19 формирования сдвига(фиг.3)предназначен для формирования величи.ны сдвига 3 = (3.-а;). Значение 1 по "ступает на информационный вход блока19 с выхода дешифратора 7, значение щ поступает на управляющий входблока 19 с выхода блока 18 анализа..Переменная в представляется двоичными переменными 1 и Ь. Если Ь=О(Ь=1),то 3=3. если Ь=1(Ь=О), то 3=х,Указанные преобразования,для каждого,значения 1 выполняются в блоке 19формирования сдвига схемами И 22 и 23и ИЛИ 24. Значение 3 с выхода блока19 поступает на управляющие входыблоков 3 и 4 сдвига для управлениявеличиной сдвига. Первый 14, второй15, третий 16 и четвертый 17 блокиформирования единиц (фиг. 4) предназначены для формирования положиогтельных + 1" и отрицательных - ь единиц с весом 2 " (г=12 о) разрядных цифр К и " регистров 1 и 2 сучетом их знакови значения переменной Я . Блоки 14 и 16 формируют положительные и отрицательныеединицы, соответствующие слагаемымуравнения (1):хи 2 "х;блоки 15 и 17 формируют единицы, соответствующие слагаемым уравнения(2) у, и Е; 2, На. информационные входы блоков 14 и 15 поступают разряды хи ус выходов регистров 1 и 2. На информационные входы блоков 16 и 17 поступают сдвинутые на 3 =(1-в ) вправо разряды регистров 1 и 2 с выходов блоков 3и 4 сдвига. Значения Е(двоичные переменные Б и В) поступают на управляющие входы блбков 16 и 17 формирования единиц с первого выхода блока18 анализа. На управляющие входыблоков 14 и 15 поданы постоянныезначения Б = 1 и В = О, что соответствует значению с. = +1 (управляющие входы блоков 14 и 15 на фиг. 1не указаны). На фиг. 4 приведена функциональная схема одного разряда блоков 14-17, осуществляющая формирование двух положительных) +Ги двух отрицательных - (," единиц с одинаковым весом 2 На выходе блоков формируется положительная единица, если соответствующие цифры разряда о." и ("ф совпадают, и отрицательная единица, если знаки разные. Булевые функции для 0 формирования положительных и отрицательных единиц представляются:.Я о буг"15-6=8 м чб20Приведенные булевые функции реализуются в блоках формирования 14-17 насхемах И 25 и ИЛИ 26, Каждый разрядблоков содержит восемь схем И 25 ичетыре схемы ИЛИ 26, Положительныеединицы поступают на входы счетчиковположительных единиц, отрицательныеединицы - на входы счетчиков отрицательных единиц. Блоки счетчиков положительных единиц 10 и 11 и отрицательных единиц 12 и 13 (фиг. 5)сос- .тоят из счетчиков 27. Каждый счетчиксодержит первый 28 и второй 29 одноразрядные сумматоры на три входа комбинационного типа. (На фиг. 5 введеЗ 5 ны следующие обозначения: + Р - знагчение положительных и отрицательныхединиц, поступающих с соответствующих выходов блоков 14 или 15 формирования единиц с весом 2 "; + 0"- 40 значение положительных. и отрицательных единиц, поступающих с соответствующих выходов блоков 16 и 17 формйрования единиц с весом 2 ; + со- значение положительной или отрицатель-г, 45 ной промежуточной суммы с весом 2+" - значение полбжительного или от,рицательного переноса в г-ый разряд).Функционирование каждого счетчикаположительных единиц 27 описывается 50 следующими уравнениями: 1 этап выполняется на первом одноразрядномсумматоре 28(,г (,г ц "+гг11 этап выполняется на втором одноразрядном сумматоре 29л2 р ссг=ы " (г,60 гдеФункционирование счетчиков отрицательных единиц описывается аналогичными уравнениями с заменой знака 65 + на знак -. На выходах счетсуммирования двух положительных и двух отрицательных чисел:+0,110101Для повышения быстродействия устройства можно испольэовать матричный сумматор, осуществляющий одновременное суммирование четырех чисел. (О В этом случае на его входы,одновре= менно подаются четыре числа с регистра 1.Выполнение итераций в предлагаемом устройстве может быть прек-( (5 ращено на 1-ой итерации, если все разряды у окажутся нулевыми. Это4позволяет дополнительно повысить среднее быстродействие устройства,В прототипе на каждой итерации 20 производится суммирование двух празрядных чисел на и-разрядном сум.маторе с распространением переносов через все п разрядов. Таким образом, общее время деления, выраженное в единицах задержки на элементе, пропорционально п. В предлагаемом устройстве суммирование на каждой итерации производится в знакораэрядной системе счисления, при этом распространение переноса происходит иэ каждого разряда только в один соседний слева разряд (функциональная схема блока счетчиков на фиг. 5). Таким образом. суммарное время деления в35 предлагаемом устройстве, выраженное в единицах задержки не элементе, пропорционально пл Проведен сравнительный анализ времени деления в известном н предлага емом устройстве. В прототипе в процессе вычисления производится п суммирований с распространением переноса. Общее время деления Т составляетигде- время выполнения суммироваЕния с распространением переноса двух и-разрядных чисел для различных ва риантов построения сумматора: последовательный сумматор, параллельныйсумматор с последовательным переносом, сквозным переносом и т.д. В предлагаемом устройстве в процессе вычисления производится 1 итера" ций с суммированием и-разрядных чисел без распространения переноса через все и разрядов и преобразование результата из знакоразрядной систе" мы счисления в двоичную позиционную систему счисления, Время задержки при выполнении каждой итерации складывается иэ времени задержки в блоке анализа (элемент И-ИЛИ), в блоке формирования единиц (элемент И-ИЛИ), в блоках сдвига (элемент И-ИЛИ), в блоках формирования единиц (элемент И-ИЛИ), в блоках счетчиков (2 элемента И-ИЛИ) и в блоках вычитателей (элемент И-ИЛИ). Таким образом, время выполнения одной итерации в предлагаемом устройстве, выраженное в единицах времени , составляет17я п Время выполнения п итераций Т=7.Время преобразования результата при одновременном суммировании четырех и-разрядных чисел с распространением переноса через все и разрядов, выраженное в единицахТ = (1 + - )3я и Е Общее время деления в предлагаемом устройстве3Т 2 = Ти + ТМ=(7 ф В табл. 4 приведены расчетные значения времени деления в прототипе Т и в предлагаемом устройстве Т для различных значений разрядности й и соответслгвующие им значения коэффициента увеличения быстродействия К.Значение коэффициента К определяется выражением К =лИз приведенного анализа следует, что быстродействие предлагаемого устройства существенно выше быстродействия известного устройства, причем относительное увеличение .быстродействия, возрастает с увеличением разрядности устройства.-О О О П р и м е ч а н и е, м;, ;.- значения со знакомгмладшей и старшей цифры г-горазряда на-ой итерации переменной у; знак означает, чтоданная переменная не влияет назначения 1; и е;. 2Б В Ь Ь Таблица 2 0 1 О О 1 0 м ,лФ О 0 ОО 0 10 0 1 0 1 О О 1 0 0 1 1 л О П р и м е ч а н и е. Б - двоичная переменная, принимающая эначение 1,если Б =+1; В - двоичная переменная,принимающая значение 1,если :-1;при=ОБ = 0 и В = О, Ь - двоичная переменная, принимающая значение 1, если щ= 1; Ь - инверсная Ь; знак - неопределенное значение. л /Ъ л /ф 1 О 1 1 1 1 О .1 0 1 1 0 1 О 1 0 01 1 1 0 1 1 1 1 0 1 0 1 0 1 0 1 0 1 1 О 1 0 1 . О955039 18 Таблица 3 Значение разряда УГ 1 0 2 -1 2 3 -1 3 4 0+1 р +О +О +1 +1 +О +О +1, +О +О +1 +1 +О +О +1, +О -1 +1 +1 -1 -1 +1, +О -1 +О +1 +О -2 +1, +О -1 +О +1 +О -2 +1, +О - 1 +О +2 -1 -1 +1, +О. -1 +О +2 - 1 -1 5 +1 46 0 Таблиц а 41 и 10 20 30 40 50 101 20 1.7 ф 30 к7,.15 т 30 С Т,401 6017,0518,51 5017,06 1 7 ф 101 Е 7,08 Е 4,23 2,80 1,37 7,08 5,65 К Формула изобретения 1. Устройство для деления двоичных чисел, содержащее регистр делимого, регистр делителя, сумматор, счетчик тактов и дешифратор, причем выход регистра делимого соединен со входом сумматора, о т л и ч а ю щ ее с я тем, что, с целью повышения быстродействия устройства за счет сокращения времени выполнения итераций в процессе вычисления, оно содержит первый и второй и-разрядные блоки вычитателей, первый второй, третий и четвертый блоки сумматоров, первый, второй, третий и четвертый блоки формирования единиц, первый и второй сдвигатели, блок формиррвания сдвига и блок анализа, причем группа входов блока анализа соединена с группой выходов старших разрядов регистра делителя, первая группа выходов блока анализа соединена с ,управляющими входами третьего и четвертого блоков формирования единиц, вторая группа выходов блока анализа соединена с управляющей шиной блока .формирования сдвига, информационная шина которого соединена с выходом дешифратора, вход которого соединен с выходом счетчика тактов, выходная шина блока формирования сдвига соединена с управляющими входами первого и второго сдвигателей, группа разрядных входов регистра делимого соединена с группой разрядных выходов первого блока вычитателей, первая группа входов которого соединена с группой выходов первого блока сумматоров, а вторая группа входов - сгруппой выходов второго блока сумматоров, первая группа входов которого соединена с первой группой выходов первого блока Формированияединиц, а вторая группа входов второго блока сумматоров соединена спервой группой выходов второго блока формирования единиц, вторая груп-па выходов которого соединена с первой группой входов первого бЛокасумматоров, вторая группа входов ко-.40 торого соединена со второй группой,выходов первого блока формированияединиц, информационная шина которого,соединена с группой разрядных выходов регистра делимого и информацион ной шиной первого сдвигателя, информационная шина второго блока Формирования единиц соединена с группой разрядных выходов первого сдвигателя,группа разрядных входов регистра де лителя соединена с группой разрядныхвыходов второго блока вычитателей,первая группа входов которого соединена с группой выходов третьего блока сумматоров, а вторая группа вхо дов второго блока вычитателей - свыходом четвертого блока сумматоров,первая группа входов которого соединена с первой группой выходов третьего блока формирования единиц, а вто"рая группа входов четвертого блока фО сумматоров соединена с первой группой выходов четвертого блока формирования единиц, вторая группа выходов которого соединена с первой группой входов третьего блока сумматоров, 65 вторая группа входов которого соеди,