G11C 19/00 — Цифровые запоминающие устройства со ступенчатым движением информации, например сдвиговые регистры

Номер патента: 1411828

Опубликовано: 23.07.1988

Авторы: Имнаишвили, Натрошвили, Саникидзе

МПК: G11C 19/00

Метки: многофункциональный, регистр

...Х; = 1 и Х, = 1, ,Х; подается на информационный вход 24;. При этом на выходе элемента ИЛИ-НЕ 14 появляется низкий потенци" ал, а на выходе восьмого элемента И 10 " высокий потенциал. После прекращения управляющих сигналов на входы 27, 30 и 31 высокий потенциал по" является на выходе элемента ИЛИ-НЕ 14, который открывает пятый элемент И 7, В результате ВЯ-триггер 2 пере" ходит в нулевое состояние. Если Х1 = О, то открывается соответственно15 20 25 четвертый элемент И б, и единица подается на Б-вход НБ-триггера 2,В описанных случаях результаты выполнения логических функций определились кодом на прямом выходе 19 ВБ-триггера 2, На инверсном выходе 20 ВЯ-триггера 2 можно получить ре- зультаты реализации таких логических функций, как...

Номер патента: 1411829

Опубликовано: 23.07.1988

Авторы: Варшавский, Кондартьев, Кравченко, Цирлин

МПК: G11C 19/00

Метки: асинхронный, мдп-транзисторах, регистр, сдвига

...транзистор 2,2 или 3,2 первой ячейки и, поскольку в исходном состоянии транзисторы 2.3 (3.3) в первой ячейке закрыты, то на стоке транзис-. тора 2.1 (31) этой ячейки (информационный выход 14, 16) появится высокий потенциал, открывающий транзистор 8 (9) и закорачивающий затворы транзисторов 2.2 и 2.3 (3,2 и 3.3).Появление высокого потенциала на выходе 14 и 16 открывает транзистор 4,2 (5,2) или 4.3 (5.3), что приводит к появлению низкого потенциала на выходе 15 (17), чем и завершается фаза запи-си информации. Одновременно с этим информация переписывается из первойячейки во вторую (на выходе 14 (16)соответствующей цепочки установитсянизкий потенциал) и далее.Фаза стирания информации начинается подачей высоких потенциалов...

Номер патента: 1411830

Опубликовано: 23.07.1988

Авторы: Веселовский, Гриц

МПК: G06F 12/00, G11C 19/00

Метки: блоков, буферное, запоминающее, информации, отображения

...И 31 - сигнал синхронизациисуммирования для сумматоров 9 и .О,Значения преобразованных коордонатХ и У на (+1)-ом шаге оцределяется в соответствии со следукюцими выражениями: ков 32 и 33 блока 2 коррекции нелинейных искажений сканирующих устройств. Сигналы выбора входов А муль-:типлексоров 7 и 8, к которым подключены выходы регистра 5 и выходы регистра 6, формируются элементом И"ИЛИ26 при условии наличия сигнала с выхода элемента И 14 и режиме работыс преобразованием поворота координатпри записи или же при наличии сигнала с выхода элемента И 15 и режимеработы с преобразованием поворота ко"ординат при чтении, Входы В мультиплексоров 7 и 8, к которым подключены выходы регистра 6 для мультиплексора 7 и вторые (инверсные) выходырегистра 5...

Номер патента: 1417039

Опубликовано: 15.08.1988

Авторы: Борискин, Жиров, Лаврешин, Тимашев, Цакоев

МПК: G11C 19/00

Метки: буферное, запоминающее

...одновибратор 8 30. Выработанный одновибратором 8 30 импульс, прой. дя через элемент И-НЕ 34, поступаетна суммирующий вход счетчика адреса чтения, вычитающий вход счетчика объема накопителя, модифицируя их значения (задним фронтом). Одновременно он блокирует на элементе И 10 поступ ление входных данных на вход-выход накопителя, задает режим чтения накопителю (через элементы НЕ 40, ИЛИ 4 1) и записывает считанные данные в выходной регистр 7 числа, в то же время задним фронтом устанавливает Р- триггер 11 в лог. "1", и на его инверсном выходе появляется сигнал лог, "0". Этот уровень блокирует (на элементе И-НЕ 32) механизм автоматического чтения и одновременно вьдает" ся на выход устройства "Готовность", сообщая о том, что очередные данные...

Номер патента: 1417040

Опубликовано: 15.08.1988

Авторы: Богданов, Зубцовский, Лупиков

МПК: G11C 19/00

Метки: буферное, запоминающее

...уровня сигнала на входах 14 и 15. При этом выходной сигнал формирователя 27 стробирует дешифратор 31 и выполняет отключение от входа 5 питания тех из блоков 1 -1 щ, данные в которые не записаны. 11 ри выполнении операции чтения на вход 16 поступает запрос чтения, который, воздействуя на дешифратор 29, обеспечивает чтение на выходы 3 данных из последней заполненной в режиме записи ячейки последнего из блоков 1 -1 адрес которой содержит 1 Мфся в счетчике 32. По окончании чтения задним фронтом сигнала на входе 16, проходящим через элементы И 21 и ИЛИ 36, из содержимого счетчиков 32 и 33 вычитается единица. Чтение последующих информационных посылок осуществляется аналогично. После того, как чтение данных из 1-го (где 1( сМ) блока...

Номер патента: 1425785

Опубликовано: 23.09.1988

Авторы: Меренков, Панфилов

МПК: G06F 7/58, G11C 19/00

Метки: регистр

...3 ре"гистра, кроме первого и.последнего,через элементы ИЛИ-НЕ 5 и с информационных входов 8 регистра через элементы И 4 складываются по модулю дваэлементов ИСКЛЮЧАЮЩЕЕ ИЛИ б и поступают на входы триггеров 7 последующих ячеек 3 регистра. Информация с информационного .входа 8 первого разряда через элемент И 4 и информация с выхода блока 2 обратной связи через мультиплексор 1 и элемент ИЛИ-НЕ 5 первого разряда регистра складывается по модулю два элементом ИСКПОЧАЮЩЕЕ ИЛИ б и подается на вход триг гера 7 первой ячейки 3 регистра. Таким образом, регистр преобразуется в параллельный сигнатурный анализатор.При подаче на вход 9 сигнала логического "0" а на вход 10 сигнала логической ."1" на входы триггеров 7 всех ячеек 3 регистра, кроме...

Номер патента: 1429170

Опубликовано: 07.10.1988

Авторы: Подколзин, Подкользина

МПК: G11C 19/00

Метки: памяти, ячейка

...технике в цифровых системах управления.Целью изобретения является повы 5 шение быстродействия ячейки памятиНа чертеже приведена схема ячейки памяти.Ячейка памяти содержит первый и торой Р-триггеры 1 и 2, первый 3 и торой 4 элементы И, элемент ИЛИ 5, нформационный вход 6, синхровходы 7 и 8 и информационный выход 9.Ячейка памяти работает следующим образом.На вход 6 ячейки памяти подается информационный сигнал, который поступает на входы 0-триггеров. По первому Синхронизирующему сигналу на входе 7 информация записывается в Э-триггер 1. Следующий информационный сигнал аписывается в Р-триггер. 2 вторым инхросигналом, который одновременно читывает предыдущую информацию через элементы И 3 и ИЛИ 5Следующая информация считывается первым...

Номер патента: 1429171

Опубликовано: 07.10.1988

Авторы: Мокрушина, Петров, Суслов, Харитонов

МПК: G11C 19/00, G11C 27/00

Метки: аналогового, процесса, регистрации

...по управляющим сигналам на выходе шифратора 17 следующим образом. На входы шифратора 17 поступают три старших разряда кода с выхода регистра 5. В общем случае для К диапазонов, определяемых по формуле где И - количество разрядов АЦП;Б - количество разрядов, фиксируемых в регистре 3,на входы шифратора 17 поступают (К) старших разрядов кода, 50Шифратор 17, исходя из местонахождения старшей логической единицы кода на его входе, вырабатывает соответствующий управляющий четырехразрядный позиционный код (в общем случае К- разрядный код), который. поступает на управляющие входы блока 18 мультиплексоров. Этот код может принимать значения 1000, 0100, 0010, 000 1, причем 714сигнал логической "1" является разрешающим, а сигнал логического...

Номер патента: 1437923

Опубликовано: 15.11.1988

Авторы: Андреев, Антонов, Лупиков

МПК: G11C 19/00

Метки: буферное, запоминающее

...элегенты И 2,22, При наличии состояния "Буфер густ" на выходе элемента И 22 появится сигнал, поступающий через з емент 16 задержки на вход элементе ИПЙ 24 кяк повторный запрос наблока 1 памяти, Еслк ж. - прк этом на выходе элемента НЕ 28 Высокий уровень сигнала, т.ег.меет место состояние "Буфер пуст"то выходной сигнал элемента И 21 поступит на выход 36 устройства, свидетельствуя о ненормальном завершенииоперации чтения, Задним фронтом сигнала на выходе элемента И 19 производится запись в регистр 10 считанных данных, Задним фронтом сигналана выходе чтения блока 17 синхронизации производится модификация содержи Омого счетчика 4 (добавляется единица)и счетчика 5 (вычитается единица),Низкие уровни сигналов на выходахдешифратора 6, т,е,...

Номер патента: 1149791

Опубликовано: 15.11.1988

Авторы: Рябов, Сотский, Федорков

МПК: G11C 19/00

Метки: последовательного, приближения, регистр

...ИЛИ последней ячейки соединен с К-входомвторого П-триггера данной ячейки,прямой выход которого соединен сК-входом второго В-триггера каждойячейки, П-вход второго 0-триггерапервой и последней ячеек являетсявходом логической единицы,На фиг.1 представлена структурнаясхема регистра на фиг.2 - временнаядиаграмма работы схемы.Регистр содержит Т-триггер 1, разрядные ячейки 2, 3, 4, каждая из которых содержит первый 5 и второйбВ-.триггеры, элемент ИЛИ 7 и, кромепервой и последней, элемент И 8, Регистр имеет первый 9 и второй 10 управляющие входы, тактовый вход 11 ивыходы 12, 13.Регистр работает следующим образом,В исходном состоянии на входе 10 -логическая единица, на прямых выходахП-триггеров 6 всех разрядов, кромепоследнего, - также...

Номер патента: 1439681

Опубликовано: 23.11.1988

Авторы: Гриц, Зинин

МПК: G11C 19/00

Метки: буферное, запоминающее

...в чет,ные регистры 26. После этого апали-эаяруется состояние блока 5. Если влпеи нет данных, то модифицируется адрес в счетчике 5.1 блока 4 и сбрасывается заявка записи (Т 331:=О) сигналом на выходе 23. Прля возпикновении переноса на выходе 23 счетчика 51 из-, меняется на противоположное состояние чфраяггерая ТВП в регистре 57, а триггер БППр устанавливается в единицу. В случае отсутствия переноса на выходе 23 осуществляется возврат к подциклу фиксации завки, При наличии данных в блоке 5 (БППр=1) и не" занятости накопптеля 1 (ТВН=О) триггеры Зап/Чт и ТВН в регистре 57 устааяавгяааваяотся в единицу и сбрасывается заявка записи на входе 10, т и самым содержимое старшяях разрядог регистров 26 через мультяяплексор 27 передается из блока 5...

Номер патента: 1439682

Опубликовано: 23.11.1988

Авторы: Какурин, Какурина, Лобода, Хаханов

МПК: G11C 19/00

Метки: регистр, сдвига

...на одном из выходов дешифратора 15 кода суммы. Если двоичная кодовая комбинация, записанная в регистр, не содержит единицы ни в одном из разрядов, то единичный сигнал на всех выходах дешифратора 15, кроме последнего, не появляетсяЕдиничный сигнал с возбужденного 1-го выхода дешифратора 15 поступает ,на первый вход элемента ИЛИ 5 соответствующего разряда и проходит далее по цепи элементов ИЛИ 5 включительно до первого разряда. В результате на вторых входах элементов ИЛИ 2 и, следовательно на 1-вхсдах триггеров 1 ячеек, г, 1-1, устанавливаются единичные сигналы, а на вторых входах элементов ИЛИ 2 и на 1-входах триггеров ячеек 1+1, г+22 - нулевые сигналы. На входе К - триггера 1 конкретной ячейки значение сигнала противоположно...

Номер патента: 1444893

Опубликовано: 15.12.1988

Авторы: Алексеев, Зинин, Маслеников, Юдин

МПК: G11C 19/00

Метки: буферное, запоминающее

...на первом выходеделителя 28 частота равна Р/2, навтором выходе - Р/4, Через открытыйэлемент И 31 и элемент ИЛИ 33 навход узла проходит частота Р/4, т,е,при заполнении накопителя БЗУ менеечем на 1/2 считывание производитсяс минимальной скоростью. При заполнении накопителя БЗУ наполовину сигнал высокого уровня БФ:1/2, постудит со средней скоростью. Дальнейшее уменьшение степени заполнениянакопителя приводит к появлению сиг"кала БЖ.-1/2. Этот сигнал выдаетсяблоком анализа состояний буфернойзоны йри заполнении накопителя БЗУровно наполовину, Сигнал БФ=1/2 высокого уровня, поступая на первыевходы элементов И 22,33, открываетих. Сигнал чтения, проходя черезоткрытый элемент И 23, воздействуетна вход сброса триггера 26, сбрасывая его в "0"....

Номер патента: 1444894

Опубликовано: 15.12.1988

Авторы: Голубцов, Захаров, Пархоменко, Харламов

МПК: G11C 19/00

Метки: регистр, сдвига

...с вхо О да 9 второго разряда - в триггер 13 первого разряда, с входа 9 третьего разряда - в триггер 13 третьего разряда и т.д. На выход 12 первого разряда поступает информация с выхода триггера 20 резервного разряда, а на выход 12 второго разряда - с выхода триггера 13 первого разряда. Следовательно, триггер второго разряда при его неисправности замещен триггером первого разряда, а триггер первого разряда - триггером резервного разряда. При этом обеспечивается работоспособное состояние регистра сдвига в целом. 55Для записи информации, представленной последовательным кодом, на входах О (Ч ) и 9 (В - 0 ) регистра сдвига устанавливают сигналы низ 8944кого логического уровня, на вход 8(7,) подают информацию в последовательном коде, а на...

Номер патента: 1451775

Опубликовано: 15.01.1989

Автор: Микикечко

МПК: G11C 19/00

Метки: буферное, запоминающее

...(с). В этом случае, если началсяцикл записи (логический "О" на выходе 12),управляемый генератор 7 начиЕсли сигнал готовности не приметзначения логической "1" до переполнения блока 1 памяти, т.е. до тогомомента, когда вследствие изменениясчетчика 2 адреса совпадут (С),импульс на выходе 17 элемента задержки поступит на вход триггера 9в тот момент времени, когда сигнална выходе 14 блока 4 сравнения равейлогическому "0" При этом триггер 9установится в единичное состояние(логический "0" на выходе 18), сигнализируя об аварийном состоянии, 15 а выдача передатчиком запускающихимпульсов по входу 11 должна прекратиться.Информация, записанная к этомумоменту в блоке 1, не пропадает ипри появлении логической " 1" навходе 10 готовности может быть...

Номер патента: 1455363

Опубликовано: 30.01.1989

Автор: Лупиков

МПК: G11C 19/00

Метки: буферное, запоминающее

...с входов 2 в блок 1 памяти по текущему адресу записи. Задним Фронтом сигнала по входу 14 производится модификация содержимого реверсивного счетчика 5 (к его содержимому добавляется единица) и текущего адреса записи, хранящегося в это время в счетчике 4.На Фиг. 2 приведена схема одного из вариантов счетчика 4, а именно псевдослучайного счетчика, выполненного на регистре 18 сдвига с сумматором 20 по модулю два в цепи его обратной связи с инверсией на выходе. При высоком уровне сигнала на выходе сумматора 9 по модулю два и при поступлении сигнала от формирователя 10 через элемент ИЛИ 19 на синхровход регистра 18 производится запись в регистр 18 кода, присутствующего на его информационных входах. Запись производится по заднему Фронту...

Номер патента: 1456969

Опубликовано: 07.02.1989

Авторы: Вариченко, Дедишин, Лапшинов, Ничай, Томин, Якушев

МПК: G06T 1/60, G11C 19/00

Метки: запоминающее, изображений

...задаваемые устройству извне, в зависимости отсигнала на первом входе. блока 1 используются как адреса строк (или столбцов), а двухразрядные адреса, формируемые в блоке, используются как адреса столбцов (или строк) соответственно.Яа фиг. 2 приведен пример вертикальной траектории.Двухразрядные адреса, задаваемые блоком, используются как номера . строк от первой (нулевой) до четвертой (третьей), двухраэрядные адреса, задаваемые извне, используются как номера столбцов: второй (первый), первый (нулевой), второй (первый), первый (нулевой).При размещении фрагмента, не совпадающем с разбиением матрицы памяти на блоки (Фиг. 3), при передаче происходит искажение траектории, т,е. первый элемент передается не на первую шину и т.д. Для...

Номер патента: 1462421

Опубликовано: 28.02.1989

Автор: Глухов

МПК: G11C 19/00

Метки: буферное, запоминающее

...предпоследней Итриггер,затем 11-2 затем Юи т.д. При поступлении М-го импульса записи невозвратится в нулевое состояние первый триггер, При этом в Ирегистребудет хранитьсячисло, находившеесяна входах 9 устройства при поступлении второго импульса на вход 6, вМрегистре будет храниться число,находившееся на входах 9 устройствапри поступлении третьегс импульса навход 6 и т.д. В первом регистре будет храниться число, находившеесяна входах 9 устройства при поступлении И-го импульса на вход 6,При поступлении импульса стираниязаписи на вход 7 с выхода элемента И12 на первый вход сброса триггера 3последней схемы управления поступаетсигнал "1", который устанавливаетэтот триггер в нулевое состояние. Теперь, если предыдущий триггер нахо-дится в...

Номер патента: 1462422

Опубликовано: 28.02.1989

Авторы: Варшавский, Кондратьев, Кравченко, Цирлин

МПК: G11C 19/00

Метки: асинхронный, последовательный, регистр

...окончания фазы записи инфор мации из источника. После этого источник вновь устанавливает на информационных входах 27, 26 регистра значение 11, что вызывает перепись информации из триггера на элементах 13- 15 в триггер на элементах 10-12 и в элементы И-НЕ 17. Одновременно с этим информация из входной ячейки памяти регистра переписывается в первую ячейку памяти и далее, после чего во 25 входной ячейке памяти сначала информация стирается (состояние 000), а потом после переписи в элементы И-НЕ 17 информации из триггера на элементах 13-15, т.е. установления на их выходах значений 011 или 1 О, ячейка переходит в состояние, соответствующее хранению информации, записайной в триггере, т.е, 100 или 001, ЗаписьО, информации во входную...

Номер патента: 1462423

Опубликовано: 28.02.1989

Автор: Друз

МПК: G11C 19/00, H03K 5/06

Метки: буферное, запоминающее

...19 управляющиеимпульсы, которые поступают на тактовые входы триггера 6, При подаче импульса "Шаг" на вход триггер 3 выдает единичный сигнал на 0"вход триггера б, который устанавливается в единичное состояние очередным управляющим импульсом синхронного внешнего устройства. Сигнал с выхода триггера 5 через элемент ИЛИ 7 включает формирователь 1 О и повторяетсяуказанный процесс обращения к накопителю. Затем импульс с выхода Формирователя 10 через элемент 12 задержки увеличивает содержимое счетчика 11 на единицу и через элемент ИЛИ 9 обнуляет триггеры б, 4, 3.Устройство возвращается в исходное положение. После подачи следующего импульса "Шаг" аналогично происходит обращение.к накопителю синхронно с управляющим сигналом внешнего...

Номер патента: 1464215

Опубликовано: 07.03.1989

Авторы: Варшавский, Кондратьев, Романовский, Цирлин

МПК: G11C 19/00

Метки: асинхронный, последовательный, регистр

...соответствуюшей цепочки 2 второй ячейкипамяти через резистор 9 поступает на вход элемента 3 данной цепочки 2 первой ячейки 1 и ня выходе этого элемента появляется значение 1, которое открывает транзистор 5 и закрывает транзистор 7 элемента 4 этой цепочки 2. После этого на выходе элемента 15, т.е, управляюшем выходе 16 регистра, гОявляется значение О, что свидетельствует о завершении стирания информации в первой ячейке 1 памяти регистра,Стирание информации в каждой следую. шей ячейке 1 памяти протекает аналогично рассмотренюму и заверВяется установкой набора значений 11 на выходах элементов 3 обеих ее цепочек 2.После появления на управляюшем выходе 16 регистра значения 0 источник может снова передать в регистр информацию, установив на его...

Номер патента: 1464216

Опубликовано: 07.03.1989

Авторы: Алюшин, Назаров, Петричкович, Филатов

МПК: G11C 19/00

Метки: регистр, сдвига

...ступень - триггеры 7 г, - -г, по сигналу записи, который формируется элементом 9 г потактовому импульсу С (пауза между сигналами 7 и 8).По,сигналу О с выхода триггера 5 з исигналу С формируется сигнал записи втретью ступень - триггеры 7,з - мз. Соответствующая информация (четыре первыхразряда) появляется на выходах триггеровпо фронту сигнала (так как триггеры Й однотактные) .О Аналогичным образом по сигналу О свыхода триггера Бх с помощью элемента 9 кформируется сигнал записи, по которому информация появляется на выходах триггеровчетвертой ступени.Параллельно входная информация записывается через каждые четыре такта в однотактные триггеры 7 первой ступени.Когда сигнал О кольцевого регистра появляется на выходах 12, коммутаторы81 - 8...

Номер патента: 1465912

Опубликовано: 15.03.1989

Авторы: Гриц, Лупиков, Олеринский

МПК: G11C 19/00

Метки: буферное, запоминающее

...состояние.Высокий уровень на выходе 23 уп-. равления устройства свидетельствует о том, что устройство готово к выполнению одной из двух операций; записи данных или чтения данных. Низкий и седьмым выходом блока управления,третий вход которого соединен с выходом вычитающего счетчика, информационные входы второго регистра соединены с одними из входов первого коммутатора, четвертый вход блока управления подключен к установочному входу устройства. уровень сигнала на выходе 23 свидетельствует о том, что устройство занято выполнением операции и обращение к нему запрещено,5 Сигналы на выходах 21 и 22 управления устройства, т,е. на выходахдешифратора 9, являются сигналамисостояния блока памяти - пуст и заполнен соответственно.10При выполнении...

Номер патента: 1471223

Опубликовано: 07.04.1989

Авторы: Брыч, Древняк, Костик, Яворский

МПК: G11C 19/00, H03K 5/06

Метки: задержки, цифровое

...на первом выходном разряде дешфиратора 4 устанавливается значение логической 1"по которому блок 6 памяти переводит ся в режим записи и на его адресномвходе через блок 5 устанавливаетсякод с выхода счетчика 2. Тактовымимпульсом данные с информационноговхода устройства записываются в блок556 памяти по адресу с выхода счетчика2, Следующий тактовый импульс устанавливает код единицы на вь 1 ходе счетчика 1, При этом логическая 1 появляется на втором выходе дешифратора 4, блок 5 переводится в режим вычитания, блок 6 памяти переходит в режим считывания, а на управляющем входе регистра 8 появляется сигнал, разрешающий запись.По тактовому импульсу данные, адрес которых соответствует разности кодов с выхода счетчика 2 и блока 3, считываются...

Номер патента: 1472950

Опубликовано: 15.04.1989

Авторы: Меренков, Панфилов

МПК: G06F 7/58, G11C 19/00, G11C 29/00 ...

Метки: многофункциональный, регистр

...4 и 6 подаютсятолько сигналы с соответствующих информационных входов 12 регистра, Та-ким образом, многофункциональный ре"гистр "распадается" на отдельные 15триггеры,При подаче на первый управляющий .вход 14 сигнала логического нуля, ана второй управляющий вход 15 сигна"ла логической единицы на выходе элемента 8 вырабатывается сигнал логи-.-ьческой единицы и на вхбды триггеров7 всех разрядов 3 регистра, кромепервого, через элементы 5 и 6 подается инФормация с предыдущих разрядов 25регистра, а на вход триггера 7 первого разряда через мультиплексор 1 иэлементы 5 и 6 - информация с выходаблока обр атной связи 2. Таким обр а. зом, многофункциональный регистр 30преобразуется в генератор псевдослучайных последовательностей, которыемогут...

Номер патента: 1474742

Опубликовано: 23.04.1989

Автор: Протасеня

МПК: G11C 19/00

Метки: буферное, запоминающее

...нитной ленте (ИП) или Магнитном дис-задержек (фиг. 3), которое выбираетке (МД) (на фиг. 1 не показаны). Пе- . ся оптимальным исходя из допустимой резапись пакетов информации по выхо- скорости передачи информации через дам 13 из устройства в каждый внешний устройство,накопитель на ИЛ или МД производится Если на всех входах элемента И 17 самостоятельно из одноименного блока появились передние фронты сигналов 15 независимо от состояния других логической единицы со всех блоков 15 блоков 15. Считывание пакета информа- с разбросом в заранее заданном допуции из каждого блока 15 осуществля-стимом пределе, то передний фронт ется при наличии уровня логической сигнала логической единицы с выхода единицы на выходе 11. В этом случае элемента И 17...

Номер патента: 1476533

Опубликовано: 30.04.1989

Авторы: Савчук, Тарбаев

МПК: G11C 19/00

Метки: буферное, запоминающее

...блоке 15 управленияпод воздействием сигналов тактовойчастоты записи, тактовой частотычтения и высокой частоты., Как показано на Фиг 2 а-е, еслив установившихся условиях работы76533 6 5 10 15 20 25 30 35 40 45 50 55 5 14 выбрана буферная зона Р 1, то в тот момент времени, когда происходит запись в ячейку памяти с адресом О, чтение выполняется из ячейки, адрес которой приблизительно равен М+М/2, т,е. эта ячейка находится в середине буферной зоны. Задержка информационного выходного сигнала относительно входного равнапримерно,И+М/2. Эта задержка может изменяться в реальных условиях из-за колебаний тактовых частот, но потерь информации в выходном информационном сигнале не происходит и структура его цикла не нарушается.Переходные процессы в...

Номер патента: 1478257

Опубликовано: 07.05.1989

Авторы: Аронин, Бородин, Иванов, Павлюк, Смирнов

МПК: G11C 19/00

Метки: буферное, запоминающее, многоканальное

...устанавливает триггер 23 в "1" (фиг. 3). По этому сигналу и сигналу ЗП 1 - прямой выход элемента 27 (фиг. 4), счетчики 32-34 адреса 1 памяти переводятся в рабочее состояние, На выходе счетчиков 32-34 к моменту записи в блок 1 памяти находится нулевой адрес. Наличие синхросигнала 11, инФормационного сигнала 6 и сигнала записи (выход элемента 26) разрешает работу накопителя 31 (фиг. 5). По окончании записи блока информации в блоке 1 формируется сигнал готовности (выход элемента 41). При формировании сигнала готовности по всем каналам элемент И 2 выдает сигнал ГОТ 1, который устанавливает триггер 23 в нулевое состояние. Запись в блок 1 памяти окончена. Одновременно сигнал ГОТ 1 подается на блок 3 задания режима (фиг, 4). По этому...

Номер патента: 1481859

Опубликовано: 23.05.1989

Авторы: Варшавский, Кондратьев, Кравченко, Цирлин

МПК: G11C 19/00

Метки: асинхронный, последовательный, регистр

...- число ячеек регистра, Информация, записанная в первую ячейку регистра, в начальном состоянии соответствует состоянию трехстабильного триггера на .элементах 14-16 и не соответствует никакой информации, передаваемой источником в регистр, поэтому в пропосле начала передачи информации источником, игнорирует так же, как ите, что приняты им из регистра в согласования последовательных устройств, между которыми передается информация, обрамленная стартовым и стоповым битами.Быстродействие регистра без учета схемы соединения его с источником составляет 4,где- задержка КИОП-транзистора, схема соединения(время между записью соседних разрядов сдвигаемого кода) составляет 10;такое же, как в известном регистре.Оценивая затраты оборудования числом...

Номер патента: 1494041

Опубликовано: 15.07.1989

Авторы: Варшавский, Кондратьев, Кравченко, Цирлин

МПК: G11C 19/00

Метки: асинхронный, кмдп-транзисторах, последовательный, регистр

...зафиксирован набор 11, а в результате запол 1 еши регистра информацией состояние его последней ячейки - 0101. 11 а входах 23, 22 при этом установится набор 01, Получив эту инФормаци 1 о, приемник устанавливает нд входе 19 значение О, что вызывает стирание информации в последней ячейке, В результате, если в последней ячейке и предпоследней записаны порции информации с различными значениями, то появляется возможность переписи информации иэ предпоследней ячейки в последнюю, иначе инФормация псреписывается из ячейки, предшествующей предпоследней и т.д. Как только информация в последней ячейке стерта, приемник может установить на входе 19 значение 1, т.е. подготовиться к приему следующей порции информд 11 ии, Таким образом,...