Асинхронный последовательный регистр

/00, 1982. ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ПИСАНИЕ ИЗОБР А ВТОРСКОМУ СВ(54) АСИНХРОННЫЙ ПОСЛ ЕДОВАТЕЛЬНЫЙ РЕГИСТР(57) Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении асинхронных регистров сдвига. Целью изобретения является упрощение регистра. Для достижения этой цели в каждую ячейку памяти 1 регистра, состоящую из двух элементов И - НЕ 3 и двух логических элементов 4 на четырех МДП-транзисторах п- и р-типов, введены два резистора 9, При этом числа транзисторов, составляющих ячейку памяти, удается уменьшить с 28 в прототипе до 18, а число связей между ячейкамис 6 до 4, 1 ил.Изобретение о вносится к автоматикеи Вьгчислительной техн ике и мо)кет бь 1 гьиспользовано 1 ри пост)Оснии ясинх)ОнныхВычислительныхстроСтн.Е 1,ль из)брете)ги 51 -- уг;рощение асинхронного последовательного регистра.На чертеже приведена схема асинхронного последовательного регистра.Регистр содержит ячейки 1 памяти,ка)кдяя из которых сОстОит из двух симметричных цепочек 2, имеющих .элемент 10И 11 Е 3 и логический элемент 4 из МДПгрянзисторов и типа 5 и 6 и р-типа 7 и 8 иэлемент связи на резисторе 9. Кроме того,показаны информационные входы 10 или 11регистра, управляющий вход 12 считываниярегистра, информационные выходы 13 и 14.Кроме того, регистр содержит элемент1 ЕЕ 5, Вьход которого является управляспцим выходом 16 записи регистра,Асинхронный последовательный регистрработает следующим образом. 20Состояние ячейки 1 памяти (значениена выходахе )лементов 3 соответствует10 -- В ясиС 1:вписан нОль. 01 -- Вячейке 1 заСан единица, 11 -- информация в ячейке 1 :терта, я состояние 00п процессе работы регистра в ячейке 1 невозникает из-за перекрестных связей междуэлементами 3 ес обеих цепочек 2.Наборы значений на информационныхвходах 10 и 11 и выходах 13 и 14 регистратакже соответстну 1 от 10 - нулю, 01 -единице, 11 - отсутствию информации,30а 00 - не используется.Пусть в начальном состоянии информация в регистре отсутствует, т.е. На входах10 и 11, выходах 13 и 14 и выходах элементов3 всех ячеек 1 регистра имеется наборзначений 11, а на входе 2 зафиксированозначение 1. При этом транзисторы 5 и 6элеменгов 4 всех ячеек 1 памяти открыты,а транзисторы 7 и 8закрыты, на входахэлементов 3 имеется значение О, что делаетуказанное состояние регистра устойчивым, ОНа выходе элемента 15, т.е. на управляюшем выходе 16 регистра, при этом имеетсязначение 0,Источник пер., ает В ре истр информацию, устанавливая на его информационных4входах 10 и 11, например, набор значении01. Е результате в элементе 4 ОдноЙ изцепочек 2 первой ячейкипамяти оказываются закрыты транзисторы 6 ии на Входсоответствую 1 цего элемента 3 этой цепочки.)О2 первой ячейки 1 памяти церез резистор 9 поступает значение 1 с выходя элеме 1 га 3 соответствун)иней цепочки 2 следуюцей (Второ ячейки 1, что привод 5 т кпоявлении значения О ья Выходе элемента 3 д 11 нной цепочки 2 первой ячейкипамяти 1, которое закрывает транзистор 5 ,5и открывает транзистор 7 элемента 4 этойцепочки 2. После этого на Выходе элемента15, т.е. управляющем вы)п)де 16 регистра,появляется значение , что свидетельствует о заверпении записи информации в его перВую ячейку 1 памяти.Запись информации В каждую следую 1 цую ячейку 1 памяти протекает аналогично рассмотренной и завершается появлением значения 0 на выходе соответствующего элемента 3 одной из ее цепочек 2.После появления на управлякпцем выходе 6 регистра значения 1 источник может снять информацию с его информационных входов 10 и 11, т,е. установить на них набор значений 11, В результате в элементе 4 упомянутой цепочки 2 первой ячейкипамяти оказываются закрыты транзисторы 5 и 8 и, если к этому моменту информация переписалась из первой ячейки 1 во вторуо, то значение О с выхода элемента 3 соответствуюшей цепочки 2 второй ячейкипамяти через резистор 9 поступает на вход элемента 3 данной цепочки 2 первой ячейки 1 и ня выходе этого элемента появляется значение 1, которое открывает транзистор 5 и закрывает транзистор 7 элемента 4 этой цепочки 2. После этого на выходе элемента 15, т.е, управляюшем выходе 16 регистра, гОявляется значение О, что свидетельствует о завершении стирания информации в первой ячейке 1 памяти регистра,Стирание информации в каждой следую. шей ячейке 1 памяти протекает аналогично рассмотренюму и заверВяется установкой набора значений 11 на выходах элементов 3 обеих ее цепочек 2.После появления на управляюшем выходе 16 регистра значения 0 источник может снова передать в регистр информацию, установив на его информационных входах 10 и 11 наборы значений 01 или 10. При этом в первую ячейку памяти информация записывается либо после того, как во второй ячейке 1 памяти информа. ция стерта, либо, если ранее записанная во вторую ячейку 1 информация противоположна информации, записываемой в первую ячейкуПосле того, как на информационных выходах 13 и 14 установится набор значений 01 или 10, т,е. информация записана в последнюю ячейку 1 регистра, приемник может установить на его управляюшем входе 12 значение 0, разрешив тем самым стирание информации в последней ячейке 1 регистра.После того, как в последней ячейке 1 памяти регистра информация будет стерта и на его информационных выходах 13 и 14 установится набор значений 11, приемник может установить на его управлявшем входе 12 значение 1, разрешив тем самым перепись информации из предпоследней ячейкипамяти регистра в его послед- нкпо ячейку 1.1464215 Формула изобретения Составитель А. Лергогин Редактор Н. Бобкова Техред И. Верес Коррсл;ор,. Пилипенко Тираж 558 Подписное ВИПИ Государственного комитета по изобретениям н открытиям ири ГК 1 Т,:г8035, Москва, Ж - 35, Рау 1 нская наб., д. 4,5 Производственно иадательский комбинат агента, . Ужгород, Ул. Гагарина. ОЗнгНенис сопротивления резистора 9 выбире 1 еся равнь 1, 1,5 - 2) г, Где г - сопрогивленис канала открыгого МДП-транзисТопа.Сложность ячейки 1 памяти регистра составляет 18 МДП.транзисторов (включая резсторы 9), тогда как в известном регистре28 МДП-транзисторов. Один разряд регистра составляег две ячейки памяти. Число линий связи между соседними ячейками сокращено до четырех, против шести у известного. Период работы регистране менее 10 т, где т - время переключения МДП-транзистора. Асинхронный последовательиый регистр, содержащий ячейки памяти, каждая из которых состоит из двух элементов И - НЕ и двух логических элементов, каждый из которых состоит из двух МДП-транзисторов а-типа и двух МДП-транзисторов р-типа, при ем исток первого МДП-транзистора п-ти. па соединен с шиной нулевого потенциала регистра, а сток - с истоком второго МДП-транзистора п-типа, сток которого соединен со стоком второго МДП-транзистора р-типа и с первым входом соответствующего элемента И- - НЕ данной ячейки памяти, исток первого МДП-транзистора р-типа каждого логического элемента соединен с шиной питания регистра, выход каждого элемента ИНЕ соединен с первым входом другого элемента И - НЕ данной ячейки памяти и с з;л во 11.о 1: первых МДП-транзисторов гг- и 1- гипоь сООВс Г.стпуюпСГО лоГическоГО элемента дн 1:нОЙ ячейки 1;аыяти и дополнительный элемент И - НЕ. Входы которого соединены с выходами элементов И - -1.Е первой ячейки памяти, а выход является упраг 1 ллю 11 Нмзаписи реГистра., затвор 1 вторыхМДП-транзисторов а- и р.типов первого и второго логических элементов первой ячейки памяти яВляются соответствег 1 ИО прямым и инверсным информационными входами регистра, отличаюгггийгя тем, что, с цел ьго упрощения регистра, каждая ячейка памяти содержит первый и второй элементы связи на гезпсторах, первый вывод каждого резистора соединен с первым входом соотвстстзу оцего элемента И - НЕ данной ячейки памяти, а второй вывод резистора в каждой ячейке памяти, кроме последней, с выходом соответствующего элемента 20 И - -НЕ последующей ячейки памяти, вторыевыводы резисторов последней ячейки памяти являются управляющим входом считывания регистра, выходы элементов И - -НЕ каждой ячейки памяти, кроме последней, соединены с затворами вторых МДП-транзисторов гг- и р-типов соответствующих логических элементов последующей ячейки памяти, сток первого и исток второго МДП-транзисторов р-типа каждого логическоО элемента соединены, выходы элементов И - .НЕ послед. Зр ней ячейки памяти являются соогветственно прямым и инверсным информационными выходами регистра,