G11C 19/00 — Цифровые запоминающие устройства со ступенчатым движением информации, например сдвиговые регистры

Номер патента: 801102

Опубликовано: 30.01.1981

Авторы: Коробков, Коробкова, Лебеденко, Фурманов

МПК: G11C 19/00

Метки: памяти, реверсивногорегистра, сдвига, ячейка

...в триггер 2 в случае единичногозначения ее задерживается на величину а 1 , следовательно даже в предельном случае эта длительность не больше 2 T , следовательно максимальная частота импульсов сдвига равна формации третий вход установки 0 которого подключен к нулевому выходу триггера приема и хранения информации, четвертый вход установки О триггера передачи соединен со второй шиной управления реверсом, вход уста- нонки О триггера приема и хранения информации соединен с третьей шиной управления сдвигом.На чертеже изображена функциональная схема ячейки памяти.Схема содержит триггер 1 передачи информации, триггер 2 приема и хранения информации,шины 3 и 4 управления реверсом, шины 5-7 управления сдвигом, элементы ИЛИ-НЕ 8-10, на которых...

Номер патента: 805415

Опубликовано: 15.02.1981

Авторы: Горячев, Мансуров

МПК: G11C 19/00

Метки: регистр, сдвига

...на его выходе формируется уровень логического "0". По.ледний поступает на входы инвертора 4.1-4 И каждой из групп 1.1-1. И . В результате, на их выходах формируется уровень логической "1", обеспечивающий запись информации из разрядных ЗК-триггеров 2 от предыдущего триггера. При этом разброс задержек выключения О инвертов 4.1-4. И не влияет. на процесс записи информации.Рассмотрим влияние разброса задержек включения инверторов 4.1-4 И на процесс сдвига.Предположим, что 1"1 о инвертора 4,2 больше, чем о инвертора 4,1,"о 4 яр гВ этом случае по окончании импульса сдвига сначала формируется уровень "0" на выходе инвертора 4.1,и информация в первой группе 1.1 оказывается сдвинутой на один разряд вправо.Поскольку на выходе инвертора 4.2 группы...

Номер патента: 805416

Опубликовано: 15.02.1981

Авторы: Абакумова, Вербовский, Гриценко, Зеленский, Кухарчук, Струтинский

МПК: G11C 19/00

Метки: сдвига

...каждойгруппы соединены с одними из входовэлементов И-ИЛИ последующей группы,другие входы которых подсоединенык соответствующим первым входам сдвигателя, третьи входы элементов И-ИЛИгрупп соединены с соответствующимивторыми входами сдвигателя,На фиг.1 изображена функциональная схема предлагаемого устройства,на фиг,2 - выполнение сдвигателя,Предлагаемое устройство содержитрегистр 1 приема и хранения информации, числовую шину 2, сумматор 3,шину 4 направления и количества сдвигов, формирователь 5 сигналов управления, формирователь б разрядныхсигналов результата сдвигатель 7,выходы 8 и 9 сдвигателя,Устройство для сдвига работаетследующим образом.Код числа, подлежащего сдвигу,по шине 2 принимается на регистр 1,а код количества и направления...

Номер патента: 807273

Опубликовано: 23.02.1981

Автор: Соколов

МПК: G06F 7/38, G11C 19/00

Метки: информации, сдвига

...(например, сдвинуть вправо все единицы и определить количество единиц), Далее, при подаче внешнего импульса фзапуск" на вход 10 код "1101 через группу входных элементов И 3 переписывается во входной регистр 1. При этом выходы Формирователя 7 поразрядного сброса и группы переключателей 13 отключены, а выходной регистр 2 обнуляется под действием импульса, подаваемого с выхода блока 8 управления через дбполнительный Формирователь 17 поразрядного сброса и соответствующие входы триггеров выходного регистра 2. После прохождения импУльса "запуск" через устройство 16 задержки срабаты,вает триггер 15, который отключает элемент И 14 и тем самым ограничивает импульс "запуск" по длительности. После этого подключаются выходы группы...

Номер патента: 809351

Опубликовано: 28.02.1981

Авторы: Иосипов, Лисичкин, Солоха

МПК: G11C 19/00, H03K 21/38

Метки: записи, информациив, регистр, сдвига

...высокийуровень напряжения, обусловленныйвоздействием на й-вход триггера 3низкого уровня со входа б.При поступлении в момент временина вход 4 устройства (нз Э-входтриггера 1) входного импульса триггер 1 срабатывает и на его выходе 7устанавливается высокий уровень напряжения, который, поступая на входэлемента 2, подготавливает его кработе.В момент времени с при поступлении на другой вход элемента 2 высокого уровня напряжения со входа 5,на его выходе 8 устанавливается низкий уровень напряжения, который, поступая на 5 вход триггера З,подготавливает его к переключению.В момент времени с 3 на й-входтриггера 3 со входа б поступает высокий уровень напряжения, который, поступая на К-вход триггера 1, устанавливает последний н исходное состояние...

Номер патента: 809358

Опубликовано: 28.02.1981

Авторы: Дементьев, Ефимов, Новосельцев, Чернолесский

МПК: G11C 19/00

Метки: буферное, запоминающее

...и с четвертым адресными входами блока 5 управления. Адресный и управляющий входы второго накопителя 2 подключены соответственно ко второму адресному и девятому выходам блока управления 5, а информационные вход и выход второго накопителя 2 соответственно к информационным входу. и выходу первого накопителя 1. Первые вход и выход и информационный вход устройства соединяются с соответствуйцими выходами и входом источника ин-. Формации 12. Вторые вход и выход и информационный выход устройства подключаются к соответствующим входам и выходу приемника информации 13.Устройство работает следующим образом.В исходном состоянии блок 5 управления вырабатывает ситнал на четвертом выходе и устанавливает в нулевое состояние все пять счетчиков 6-10....

Номер патента: 809382

Опубликовано: 28.02.1981

Авторы: Брайловский, Крылов, Лазер, Лиогонькая

МПК: G11C 19/00

Метки: памяти, сдвиговогорегистра, ячейка

...к первой шине сдвига,третьи входы - ко вторым выходам ячейкн памяти, а третьи входы пятого и шестого элементов И коммутационного триггера соединены со второй шиной сдвига,На чертеже представлена схема ячейки памяти для сдвигового регистра.Ячейка памяти содержит триггер памяти 1, выполненный на элементах И 2и 3 и элементах ИЛИ-НЕ 4 и 5, коммутационный триггер 6, выполненный наэлементах И 7 - 10. причем вторые входы элементов 9 и 10 соединены со входами 11 и 12 ячейки памяти, выходыаэлементов ИЛИ-НЕ 4 и 5 соединены спервыми выходами 13 и 14 ячейки памяти, а третьи входы элементов И 9 и 10соединены со вторыми выходами 15 и16 ячейки памяти, вторые входы элементов И 9 и 10 соединены с первой шинойсдвига 17, третьи входы элементов И 9и 10 -...

Номер патента: 809386

Опубликовано: 28.02.1981

Авторы: Берсон, Буртов, Марголин

МПК: G11C 19/00, G11C 29/00

Метки: встро-енным, контролем, сдвига

...полупериод такта будеттакже уровень "1", Высокие потенциалына управляющих входах блока 5 разрешают прохождение инвертированных значенийсигнала старшего разряда регистра 1 сигнала последовательного входа регистраи контрольного разряда на входы блока2 свертки на другие входы которого поступают текущие значения сигналов всехразрядов регистра .1. При сложении по модулю два прямые и инверсные значениясигналов старшего разряда регистра 1 иконтрольного разряда дают логические"1", а.в сумме - логический О". Поскольку на вход блока 2 свертки с шины 6поступает будущее значение младшегоразряда регистра 1, то тем самым в положительный полупериод такта на выходеблока 2 свертки формируется значениечетности будущего такта, которое...

Номер патента: 809387

Опубликовано: 28.02.1981

Авторы: Комухаев, Любарский

МПК: G11C 19/00

Метки: сдвига

...блок 6 разрешения выборки информации подключает (+1)-ые элементы И каждой группы для передачи следующих Д разрядов входного регистра 1. На щ такте (здесь на 4-м) происходит подключение (+ н)-го элемента И элементов 2 и передача кода последних д. разрядов входного регистра 1.Таким образом, за щ -тактов (здесь за 4) происходит передача со сдвигом на 0 - и разрядов всего содержимого входного регистра 1 поразрядов через элементы 2 И ИЛИ на сдвигатель 3. Сдвигатель 3 также за в тактов осуществляет сдвиг заданного кода по в " разряй дов на 01- разрядов. Со сдвчгателя 3 информации на первом также записывается в О, 1 ъ, 2 ю,п(-1) разряды выходного регистра 4. На втором такте происходит эапись в 1, ю+1 , тп( -1)+1 разряды выходного регистра 4 и...

Номер патента: 822287

Опубликовано: 15.04.1981

Авторы: Гузеев, Дегтярев, Поликанов, Шпак

МПК: G11C 19/00

Метки: буферное, запоминающее

...и четвертой 23групп и первому входу четвертого элемента И 18, выход которого соединенсо входом второго элемента 20 задержки. Второй выход третьего триггера 5 40 подключен .ко второму входу элементаИЛИ 12, входу счетчика 24 адресовсчитывания, второму входу первогоэлемента И 8, и третьему управляюще-.му входу накопителя 1. Второй вход 45 первого триггера 3 соединен с выходомсинхронизации накопителя 1 и вторымивходами третьего 17 и четвертого 18элементов И. Выход первого триггера3 подключен ко входу ждущего генератора 2 импульсов, выход которогосрединен с третьим входом первогоэлемента И 8 и входом третьего элемента 21 задержки, выход которогоподключен к третьему входу второгоэлемента И 9.55 Устройство работает следующим образомЗапись...

Номер патента: 822288

Опубликовано: 15.04.1981

Авторы: Мотиенко, Паскевич

МПК: G11C 19/00

Метки: буферное, запоминающее

...подключены к разрядным выходам быстродействующего источника информации, например, аналого-циФрового преобразователя, а разрядные выходы буферного запоминающего устройстна - к разрядным входам медленнодействующего приемника инФормации, например печатающего устройства.: Работа начинается с подачи на регистры 1.1-1.п и 4 О 8 двух серий тактовых импульсов, обеснечивающих хранение и сдвиги информации в данных регистрах. Для записи информации в буферное запоминающее устройство на шину 6 подается сигнал, 45 открывающий элементы И 3.1-3.п, а на шины 5.1-5.п синхронно с тактовыми импульсами подаются сигналы, соответствующие кодам чисел. ОднЬвременно с записью первого числа на шину 15 пода-о ется сигнал, и н регистр 8 записывается код...

Номер патента: 822289

Опубликовано: 15.04.1981

Авторы: Сморыго, Стенин

МПК: G11C 11/00, G11C 19/00

Метки: зарядов, информа-ционных, сравнения

...к выходу второго усилителя еНа чертеже приведена структурнаясхема устройства.Схема устройства для сравненияинформационных зарядов содержит управляемый двухканальный регистр 1сдвига информационных зарядов, входы 30 2-3 регистра сдвига, управляющие вхо822289 НИИПИ Заказ 1886/80 Тираж 6 одписно илиал ППП "Патент", г.ужгоро.Проектна ды 4-9, выходы 10-11 регистра сдвига, предварительный усилитель 12, управляемый согласующий элемент 13 совходом 14 и выходом 15, два управляемых усилителя 16 и 17 со входами 1821, блок 22 регистрации с двумя входами 23 и 24. При поступлении информационных зарядов на входы 2 и 3 управляемого двухканального регистра сдвига инФормационных зарядов 1 согласно сиг. -налам на управляющих входах 4-9...

Номер патента: 830568

Опубликовано: 15.05.1981

Авторы: Ваврук, Елагин, Жижин, Филимонов, Цмощь

МПК: G11C 19/00

Метки: информацией, междурегистрами, обмена

...магистралью 3 считывания. Выходыпитания каждой группы 1 элементовИ-НЕ соответствующего регистра 2соединены с выходами управляемыхкоммутаторов 4 питания, управляющиевходы которых соединены с магистралью 3 считывания, входы питаниявсех управляемых коммутаторов 4 питания соединены с источником питания.Выходы всех элементов И-НЕ данного разряда объединены между собойв проводное ИЛИ и образуют магистраль 4 информации. Входы каждого.разряда, каждого регистра соединеныс выходами соответствующих элементовИ, соответствующих этим регистрамгрупп элементов И 6, Первые входы 20элементов И соединены с магистральюинформации, вторые - с выходом дешифратора 7 номера регистра, входыдешифратора соединены с магистралью8 записи, Входы питания каждой группы б...

Номер патента: 830577

Опубликовано: 15.05.1981

Авторы: Святный, Соловьев

МПК: G11C 19/00

Метки: реверсивный, регистр, сдвига

...элемента 7задержки, выходы 15 и 16 элементовИЛИ 4 и 3.Регистр сдвига функционирует следующим образом.Сдвиг информации влево (вправо)в реверсивном сдвиговом регистре происходит по переднему фронту тактовогосигнала, поступающего по шине 8при наличии разрешающего (логической"единицы") сигнала на выходах 15 и16 Элементов ИЛИ 4 и 3Одновременноеналичие разрешающего сигнала на выходах 15 и 16 элементов ИЛИ 4 и 3 40запрещено. Для того чтобы информациярегистра не разрушалась по окончаниюсдвига информации, необходимо, чтобытактовый сигнал оканчивался раньше,чем разрешающий сигнал на выходах15 и 16.При поступлении импульсного сигнала, например, по шине 9 переднийФронт. данного сигнала на первом вьюходе 11 и втором выходе 12 первогоэлемента б...

Номер патента: 830578

Опубликовано: 15.05.1981

Автор: Суслов

МПК: G11C 19/00, H03K 5/156

Метки: запоминающее

...7 преобразуется в последовательность дискретных отсчетов, взятых через равноотстоящие промежутки времени и представленных в двоичном коде. Отсчетыв цифровом виде поступают в основной регистр 2, через который онипродвигаются со входа на его выходс помощью генератора 7 тактовых импульсов и блока 8 синхронизации. Навыходе основного регистра 2 отсчетыпоявляются с задер"кой во времени,равной времени прохождения одногоотсчета через все ячейки памяти регистра 2Задержанная последовательностьцифровых отсчетов поступает на входдополнительного регистра 4 и в зависимости от работы блока 5 запуска Ъ 5и блока б управления или аннулируется на входе дополнительного регистра4, или в такт с импульсами генератора 7, проходящими на регистр 4 черезэлемент И...

Номер патента: 832598

Опубликовано: 23.05.1981

Авторы: Оржевский, Рожков

МПК: G11C 19/00

Метки: буферное, запоминающее

...И, второй вход которогоподсоединен к тактовой шине, другой выходтриггера окончания сдвига подключен кК-входам триггеров управления.На чертеже изображена функциональнаясхема предложенного устройства.Устройство содержит регистры 1 и 2сдвига (на чертеже показаны только два регистра сдвига), выполненные на 1 К-триггерах 3 - 8 (на чертеже каждый из регистровсодержит три триггера), триггеры 9, 10 и 11управления (их количество равно числу триггеров регистров сдига), элемент ИЛИ 12,триггер 13 окончания сдвига, элемент И 14,тактовую шину 15.Устройство работает следующим образом,В исходном положении триггеры 3 - 8регистров 1 и 2 сдвига и триггеры 9 - 11управления выключены, а триггер 13 окончания сдвига включен. Ввод информации иее сдвиг в...

Номер патента: 832599

Опубликовано: 23.05.1981

Авторы: Бындыч, Евстрат, Мейта, Мураховская, Мураховский

МПК: G11C 19/00

Метки: сдвига

...с разрешающим на шине 30 сигналом, в любой момент времени (с точностью до быстродействия элементной базы го 25 зо 35 40 45 элементов 2 записи) код прямой последовательности разрядов регистрасоответствует коду обратной последовательности разрядов регистра 3.Режим параллельного ввода информации в устройство.Вводимая в устройство параллельным образом информация может быть представлена прямой последовательностью разрядов (слева младшие разряды, справа - старшие разряды), либо обратной последовательности разрядов.При прямой последовательности разрядов вводимого кода информация подается на дополнительный вход (на чертеже не показан) элементов 2 записи. При этом чрез элементы 4 записи (на шине 31 присутствует отпирающий сигнал) код обратной...

Номер патента: 834766

Опубликовано: 30.05.1981

Авторы: Голубев, Сулимов

МПК: G11C 11/00, G11C 19/00

Метки: буферное, запоминающее

...адресов в блоках 26 и 27адреса и их установку в положение,при котором адрес записи блока 26никогда не отстает от адреса считывания блока 27. Подгон аДреса записи осуществляется сигналом сменыадреса, Формирующимся на первой адресной шине 24 и поступающим черезэлемент И 29 и элемент ИЛИ 30 навход датчика 26, Считывание принятой из линии информации на выходныешины 22 обеспечивается входящимив состав устройства блоками 10-16.Датчик 10 формирует управляющие сигналы считывания с частотой, определяемой кодом на шине 22; при отсутствии информации в накопителе управляющие сигналы поступают с высокой, ограничиваемой быстродействием накопителя частотой; при наличии информации в накопителе управляющие сигналы поступают с низкой,ограничиваемой...

Номер патента: 841038

Опубликовано: 23.06.1981

Авторы: Калачин, Кремер, Кузнецов, Соболев, Сосницкий

МПК: G11C 19/00

Метки: буферное, запоминающее

...и первому входуэлемента 4 И, а выходы - к входам. блока 9.Первый вход элемента 7 И соединен с входом элемента 6 НЕ и выходом элемента 8ИЛИ, входы которого подключены к выходам блока 9. Выходы элементов 4 и 7 Иподключены соответственно к управляющимвходам регистра 1 и коммутатора 3. Вторыевходы элементов 7 и 4 И соединены соответственно с вторым управляющим входом 11 устройства и выходом коммутатора 5,один из входов которого соединен с выходомэлемента 6 НЕ, а другие - соответственнос первым 10, третьим 12 и четвертым 13входами устройства,5 10 15 20 25 зо 35 40 Буферное запомнивонее устройство работает следующим образом.В исходном состоянии регистрыи 9 сдвига установлены в нулс вое положение, а коммутатор 5 обеспечивает...

Номер патента: 841049

Опубликовано: 23.06.1981

Автор: Киселев

МПК: G11C 19/00

Метки: памяти, регистра, сдвига, ячейка

...представлена функциональная схема предлагаемой ячейки памяти.Схема содержит Ю-триггер 1, РКЬ-триггеры 2, 3 и 4, дешифраторы 5 и 6, элементы И 7 и 8, Ю-триггер 9 последующей ячейки памяти, тактовую шину 10, выходы пер841049 на один двоичный разряд. В случае, если дешифратор 6 реализует функцию 8 48 4 2 1 и имеет единичный сигнал на инверсном выходе, тактовый импульс через элемент И 8 проходит на 5-вход КЬ-триггера 9 последующей ячейки памяти и на импульсный вход дешифратора 5, с выходов которого импульсные сигналы поступают на К - и 8 - входы РКЬ - триггеров 2 - 4 в соответствии с кодом числа на входах дешифратора 5, Установка РКЯ-триггеров 2 - 4 производит О ся согласно таблице. 0000 0101 0010 0110 0111 0100 1000 0110 1001 1000...

Номер патента: 841050

Опубликовано: 23.06.1981

Автор: Цирлин

МПК: G11C 19/00

Метки: буферный, реверсивный, регистрсдвига

...ячейки памяти регистра.Сдвиг вправо вплотную сближает ячейки,хранящие информацию в состояниях Л и Псоответственно, а сдвиг влево, наоборот,увеличивает зазор Между ячейками, храняшими информацию, с одной до двух ячеек,в которых информация стерта (находящихсяв состоянии С). Эти изменения распространяются по регистру слева направо по мереосуществления сдвига информации в ячейках памяти.Буферные свойства регистра обеспечиваются тем, что как только 1-я ячейка памяти 1.4 выполняет операцию сдвига (в неезаписывается информация справа или слева) и между этой ячейкой и следующей, хранящей информацию, устанавливается зазор С, 1-я ячейка памяти 1.4 готова к следующей операции. При этом сдвиг вправо подготавливает ячейку памяти 1,4 к...

Номер патента: 841051

Опубликовано: 23.06.1981

Автор: Киселев

МПК: G11C 19/00

Метки: памяти, регистра, сдвига, ячейка

...соединены со входами ячейки памяти, выходы четвертого РКЬ-триггера подключены к выходам ячейки памяти.На чертеже представлена функциональная схема предлагаемой ячейки памяти.Ячейка памяти содержит РКЬ-триггеры1 - 4, дешифратор 5, элементы И 6 и 7, РКЯ-триггер 8 предыдущей ячейки памяти, тактовую шину 9, выходы 10 - 17 дешифратора 5, входы 18 - 23 дешифратора 5.Ячейка памяти функционирует следующим образом.В ячейке памяти находится число в двоично-десятичном коде. В том случае, если триг841051 4тактовый импульс через элемент И 6 проходит на импульсный вход дешифратора 5, с выходов которого импульсные сигналы поступают на К- и Я-входы РЮ-триггеров 1 - 4 в соответствии с кодом числа на входах дешифратора 5. Установка РЕЯ-триггеров 1 - 4...

Номер патента: 841052

Опубликовано: 23.06.1981

Авторы: Виноградов, Грама, Платонов, Скорубский

МПК: G11C 19/00

Метки: запоминающее, регистрах, сдвиго-вых

...работает слецюшим образом. Когда нет обращения к запоминаюшему устройству, вся хранимая информация потактно сдвигается в кольцевом сдвиговом регистре 2. Скорость перемещения зависит от частоты генератораимпульсов. При этом слова (числа) в кольцевом сдвиговом регистре 2 хранятся в сжатом виде. Например, все трехразрядные числа 111, 110, 101, 100, 011, 010, 001, кроме нулевого, могут быть упакованы в одну сжатую строго периодическую последовательность (фиг. 2) с периодом Т=2 - 1 = 2 - 1 = 7, где ив разрядность исходных чисел.Исходные числа упаковываются в сжатую последовательность вручную, если чисел не очень много или с помошью ЭВМ. 5 1 О 15 го 25 зо 35 40 45 50 55 В случае хранения чисел в сжатом виде в качестве адреса числа...

Номер патента: 842965

Опубликовано: 30.06.1981

Авторы: Иванов, Онищенко, Шагурин

МПК: G11C 19/00

Метки: запоминающий, элемент

...лам изобретений ква, Ж - 35, Рау Патент, г, УжгоРедактор В.Матюхина3 аказ 5119/58ВНИИПИпо д113035, Мофилиал ППП д. 4/5 ктная,го элементов И - НЕ соединены с выходами запоминающего элемента, содержит вторую тактовую шину, соединенную со вторыми входами первого и второго элементов И - НЕ, выходы третьего и четвертого элементов И - НЕ соединены соответственно с выходами первого и второго элементов И - НЕ,На чертеже изображена функциональная схема предлагаемого запоминающего элемента.Запоминающий элемент содержит логические элементы, например, И - НЕ 1 - 4, тактовые шины 5 и 6, информационные входы 7 и 8 и выходы 9 и 10 запоминающего элемента.Запоминающий элемент функционирует следующим образом.На тактовую шину 5 подается сигнал...

Номер патента: 842966

Опубликовано: 30.06.1981

Автор: Лебедев

МПК: G11C 19/00

Метки: памяти, регистра, сдвига, ячейка

...прохождениеинформационного сигнала ао входа 9 ячейки памяти через второй элемент И 4 на выход 7 ячейки памяти.Если по шине управления 9 поступаетлогическая единица то она через инвертор 5 запрещает на элементе И 3 прохождение информационных сигналов, поступающих со входа 9 ячейки памяти. Таким образом, информационные сигналы через первый элемент И 3 не пройдут на последовательно соединенные элементы 1.1 - 1.К памяти. В то же время логическая единица,поступающая по шине управления 9 разрешает прохождение информационного сигнала со входа 9 ячейки памяти через второй элемент И 4 н элемент ИЛИ 6 на выход7 ячейки памяти без задержки на какое-либо число тактов по отношению к входномусигналу. где / - число последовательно соединенных, ячеек...

Номер патента: 842967

Опубликовано: 30.06.1981

Авторы: Грама, Конон, Платонов, Скорубский

МПК: G11C 19/00

Метки: запоминающее

...является 0001,Сжатые последовательности могут содержать не все п-разрядные числа (слова), если запоминающее устройство предназначено для хранения ограниченного числа слов. При хранении чисел в сжатом виде в качестве адреса числа используется его номер в последовательности. Нумерация чисел в последовательности С, ведется справа налево.Предположим, что на счетчик 1 поступает адрес (номер числа последоватальности) 0110. Этому адресу в последовательности С соотвезствует число 1010. Следовательно, в результате действия первого тактового импульса последовательность С в регистре 16 сдвига сдвигается на один разряд влево (сдвиг по кольцу, т.е. выталкиваемый старший разряд занимает место младшего разряда) и иьеет видС, = 0011100110000,842967...

Номер патента: 842968

Опубликовано: 30.06.1981

Авторы: Зернов, Кузнецов, Федоров

МПК: G11C 19/00, G11C 29/00

Метки: регистрасдвига

...содержит сумматоры 1 и 2, элемент ИЛИ 3, триггер 4 четности, блок 5 свертки по модулю два, первые информационные шины 6, - 6 в (где и - число разрядов двоичного числа), выход 7 сумматора 2 является выходом устройства, шины 8 и 9 управления сдвигом, шину 10 управления записью информации, вторую информационную шину 11, регистр 12 сдвига и выходы 13.1 - 13 п регистра 12 сдвига.Устройство функционирует следующим образом.Сумматор 1 сравнивает информацию на шине 9 и выходе 13 П, регистра сдвига. В случае неравнозначности на выходе сумматора 1 появляется логическая единица, которая через элемент ИЛИ 3 поступает на вход триггера 4 четности, который определяет четность числа единиц в контролируемом регистре 12 сдвига.Если сдвиг...

Номер патента: 842973

Опубликовано: 30.06.1981

Автор: Спиваков

МПК: G11C 19/00, G11C 29/00

Метки: автономным, буферное, запоминающее, контролем, устройствос

...частота которых не ниже частоты записи информации.На вход 12 постоянно поступают импульсы опроса, форма и частота которых совпадают с формой и частотой импульсов на входе 9, а фаза отстает, Фазовый сдвиг определяется быстродействием регистров 1 и блоков 8.Для записи информации в запоминающее устройство на вход 10 поступает запрос на запись. Информация со входов переписывается в первый регистр 1 по переднем- фронту тактового импульса при наличии единичного потенциала на нулевом выходе триггера 2 этого регистра и запроса на запись, -Если запись информации в регистр происходит верно, то по переднему фронту сигнала опроса триггер 2 первого регистра 1 устанавливается в единичное состояние.Единичный потенциал с выхода первого триггера...

Номер патента: 847371

Опубликовано: 15.07.1981

Авторы: Борщев, Виноградов, Платонов, Филимонов

МПК: G11C 19/00

Метки: долговременное, запоминающее

...1, 2, 3, 4, 6, 7,8 э 9 ь .10 ь 12 э 1 бв 17 19 ф 20 е 2124, 26, 15,. 29, то они могут бытьупакованы в сжатую последовательность (фиг. 2). При хранении чиселв сжатом виде в качестве адресачисла используется. его номер впоследовательности. Нумерация чиселна фиг, 2 показана в скобках и ведется справа налево. Упаковка исходных чисел в сжатую последовательность осуществляется с помощью вычислительной машины по специальной:программе.При занесении в регистр 19 сжатой пОследовательности одновременново второй регистр 21 записываетсячисло, соответствующее нулевому адресу в последовательности (в данномслучае нулевому вдресу соответствуетчисло 11101).Предположим, что на двоичныйсчетчик 1 поступает адрес 01010.Поэтому после первого сдвига содер....

Номер патента: 847372

Опубликовано: 15.07.1981

Авторы: Вешняков, Кардащук, Соломонов

МПК: G11C 19/00

Метки: регистр, сдвига

...содержит ячейки 1-3 памяти (на чертеже показаны только три ячейки памяти), триггеры 4 и 5, пер. .вый элемент И б, второй и третий элементы И 7 и 8, тактовые шины 9 и 10, выходы 11-13 ячеек памяти 1-3.Регистр сдвига функционирует следующим образом.Ксли в накопителе 14 заполнены, ст 1-ой до 6 -ой позиции, то триггеры 4 ячеек 2 и 3 памяти находятся в состоянии "1", а триггер 4 ячейки 1 памяти - в "0", то все триггеры 5 - также в "0". Управление . по тактовым шинам 9 и 1 О производится неперекрывающимися импульсами Ф,ифЗанесение новых данных осуществляется по импульсу Ф в тактовой шине 10, при этом маркерная "1" продвигается по регистру, а импульс сдвига появляется последовательно на выходе регистра. Когда по очередному импульсу...