G11C 19/00 — Цифровые запоминающие устройства со ступенчатым движением информации, например сдвиговые регистры
Запоминающее устройство
Номер патента: 999112
Опубликовано: 23.02.1983
Авторы: Гофман, Нарежный, Ревякин, Славянинов
МПК: G11C 19/00
Метки: запоминающее
...разрешения с точкизрения ухудшения фильтрующих свойств,а с другой стороны - отсутствие искажения,формы сигнала на выходе. Остаточный поток в этом случае определя-.1 ется формулой гдето Скп- удлинение дискрета разрения.Уменьшение выходного потока помехв предложеннои устройстве при И = 3 и ф= 2 сравнительнос устройством,реализующим принцип накопления известного устройства для аналогового выходного сигнала более чеи в 40 раз. 5 999112водит к увеличению сложности и объеиаустройства. Минимальная длительностьдискрета ограничена быстродействиемрегистров сдвига, выпускаемых электронной промышленностью, а такие стоимостью и сложностью устройства в целом.Цель изобретения - повышение точности воспроизведения формы входногосигнала.10Поставленная...
Буферное запоминающее устройство
Номер патента: 1003145
Опубликовано: 07.03.1983
МПК: G11C 19/00
Метки: буферное, запоминающее
...на единичном выходе первого триггера 2 и на ну.- левом выходе второго триггера блокируют первый элемент И-НЕ 4 и согнал перезаписи информации во второй регистр 1 заканчивается, при этом раз5 1 ОО 31 блокируется второй элемент И-НЕ сигнал на выходе которого разрешает перезапись информации в третий ре гистр 1 з, Таким образом, осуществляется последовательный сдвиг информации, поступившей в запоминающее уст. ройство, до регистра, элемент И-НЕ 4 схемы управления которого заблокирован сигналом с нулевого выхода триггера схемы управления следующего регистра. После окончания сигнала перезаписи информации в последний регистр 1 п и при наличии сигналов на входах12 и 13 триггер схемы управления последнего регистра возвращается в ис.- ходное...
Регистр сдвига единичного кода
Номер патента: 1003146
Опубликовано: 07.03.1983
Автор: Крехов
МПК: G11C 19/00
Метки: единичного, кода, регистр, сдвига
...соединены соответственно с вторыми входами элементов 2, 5, 8 И-НЕи соединены соответственно с вторымпвходами элементов 1, 4, 7 И-НЕ, третьи входы которых соединены соответственно с шиной 12, с выходами элементов 2, 5 И-НЕ и соединены соответственно с вторыми входами элементов 3, 6, Я И-НЕ, третьи входы которых соединены с виной 11 сброса, выходы элементов 2, 5 И-НЕ соериненысоответственно с четвертыми входамиэлементов 4, 7 И-НЕ.Элементы 2. 3 И-НЕ, 5, б И-НЕ и8, 9 К-НЕ составляют РВ-триггеры, вн 46 4ходы элементов 2,5,8 И-НЕ являются пря.мыми выходами триггеров,а выходы элементов 3, 6, 9 И-НЕ являются инверсными выходами триггеров.Устройство работает следующим образом.При подаче отрицательного импульса по шине 11 на выходах элементов2,...
Устройство для сдвига информации
Номер патента: 1005034
Опубликовано: 15.03.1983
Авторы: Дюков, Дюкова, Кузин, Новак
МПК: G11C 19/00
Метки: информации, сдвига
...ИЛИ 28 и входомэлемента ИЛИ 30. Вход 41 управлениясдвигом на один разряд устройствасоединен с входами элементов И 19и 20, входом элемента ИЛИ 29 и входами элементов И 3 и 4. Тактовый вход42 соединен с входами элементов И 1923. Выходы элементов ИЛИ 25, 27, 26и 24 соединены с шинами 43, 44, 45 и46 записи и сдвига инФормации длянечетных и четных разрядов регистра1 соответственно.Устройство при выполнении различных операций работает следующим образом.Нривыполнении операции сдвига на два разряда на вход 39 подается сигнал разрешения сдвига на два разряда. Командный импульс подается на тактовый вход 42 и проходит через элементы И 21, ИЛИ 24-27, осуществляя сдвиг на два разряда одновременно четных и нечетных разрядов, поскольку элементы И 8...
Устройство для сдвига информации
Номер патента: 1014031
Опубликовано: 23.04.1983
МПК: G11C 19/00
Метки: информации, сдвига
...устройством, расположенным справа) вход устройства 16, 40 соединенный с внешним источником информации о величине шага сдвига; третий коммутатор 17, который по сути дела осуществляет блокировку сдвига; четвертый коммутатор 18, 45 который служит для выработки сигнала о необходимости осуществления расширенного шага сдвига шаг сдвига превышает К); блок управления 19; вход устройства 20, соединенный с внешним источником сигнала начала50 операции, вход устройства 21, соединенный с внешним источником информации о режиме работы, вход устройства 22, соединенный с внешним источником синхросигналов, счетчик 23, служащий для кратковременного хранения информации о расширенном шаге сдвига и для преобразования этой информации ( вычитания единиц из...
Буферное запоминающее устройство
Номер патента: 1015443
Опубликовано: 30.04.1983
Авторы: Белоусов, Дронов, Титарев
МПК: G11C 19/00
Метки: буферное, запоминающее
...16-18, триггеры 19 и 20, элемент21 задержки, информационные входы22, .первый и второй синхроиизирующие входы 23 и 24, информационные 35выходы 25, выход 26 "Запрет передачи" устройства, выход 27 "Запретфустройства, а также управляющийвход 28,Устройство работает следующим об Оразом.Перед началом работы устройствоприводится в исходное состояние врезультате чего .все триггеры 2 " - 2ив каждом регистре 1 - 1 , счетчик 81 Пи триггеры 19 и 20 находятся в исход-.ном, нулевом состоянии, в первыйразряд. регистра 7 записана ф 1". После этого устройство готово к работе.Затем на информационные входы 22устройства поступает первое информационное слово, сопровождаемоесинхроимпульсом СИ 1, поступающНм повторому синхронизирующему входу 24,Это...
Запоминающее устройство
Номер патента: 1018150
Опубликовано: 15.05.1983
Авторы: Васильев, Мокрушина, Петров, Сумский, Суслов
МПК: G11C 19/00
Метки: запоминающее
...7, блок 1 О8 сравнения, формирователь 9 импульсов, блок 3 задания эталонного кодасостоит из регистра 10 и формирователя 11, регистр 2 сдвига выполненна раздельных. регистрах 12 и 13 15сдвига. Кроме того, устройство содержит шину 14 управления.В предложенном устройстве блок8 сравнения пр дназначен для сравнения по абсолютной величине двухкодовыхслов, одно из которых поступает с формирователя 9, а второе.с регистра 10.Блок 8 сравнения срабатывает приусловии равенства или превышениямодуля Функции по абсолютной величи-,не соответствукщего слова, хранящегося в регистре 10.Формирователь 9 представляет собой логический элемент определения,знакового разряда каждого слова, ЗОФормируемого аналого-цифровым пре-.образователем 1, и выделения...
Буферное запоминающее устройство
Номер патента: 1019495
Опубликовано: 23.05.1983
Авторы: Довгаль, Колесников, Мельниченко
МПК: G11C 19/00
Метки: буферное, запоминающее
...быраспределение информации между модулями БЗУ по мере их заполнения.Целью изобретения является расширение области применения буферногозапоминающего устройства за счет егоотключения от канала обмена даннымипосле заполнения информацией.Поставленная цель достигаетсятем, что в буферное запоминающееустройство, содержащее накопитель,адресные входы которого подключенык выходам первого и второго блоковэлементов И, первый адресный счетчиквыход которого подключен к однимвходам первого блока элементов И иблока сравнения, второй адресныйсчетчик, выходы которого подключены к одним входам второго блока элементов И и к другим входам блока сравнения, выход блока сравнения подключен к одному из входов первого элемента И, другой вход которого...
Буферное запоминающее устройство
Номер патента: 1022221
Опубликовано: 07.06.1983
Авторы: Качков, Кондратьев, Фирсов
МПК: G11C 19/00
Метки: буферное, запоминающее
...вхоце 49 устройства: устанавливается при записи каналом информации в память. На входе 50 устрой 45 ства устанавливается "1" в случае, если процессор обращается к памяти эа коман цой, а в случае обращения аа операндом устанавливается "0, Сигнал на управляю шем входе 47 запоминается сначала в триггере 14, а затем в триггере 17,Всякий раз, когца на оцном из вхоцных управляющих входов 47-49 устройства появляется "1", в регистр 4 заносится, ацрес колонки накопителя 5 ацресов. Изадресуемой колонки накопителя 5 адресов считывается И адресов, которые соответствуют информации, размещенной в у строках соответствующей колонки пако пителя 1. Затем в блоке 6 сравнения данные й адресов сравнивают с запрашиваемым ацресом, поступающим по...
Буферное запоминающее устройство
Номер патента: 1024984
Опубликовано: 23.06.1983
Авторы: Гриц, Лупиков, Спиваков
МПК: G11C 19/00
Метки: буферное, запоминающее
...управляющие выходы накопителейподключены ко входам третьей группы регистра состояния, выходы первой группы которых подключены ктретьим входам соответствующихблоков управления и ко входам элемента ИЛИ, выходы второй группырегистра состояния подключены кчетвертым входам соответствующихблоков управления, пятые и шестыевходы которых объединены и являются соответственно первыми н вторыми управляющими входами устройства, выходы третьей группы регистрасостояния подключены к входам второго блока приоритета, выходы которого подключены к седьмым входамсоответствующих блоков управления,восьмые входы блоков управленияподключены к другим выходам информационного регистра и являютсядругими информационными входами устройства, восьмые входы блоков...
Регистр
Номер патента: 1024989
Опубликовано: 23.06.1983
Автор: Водеников
МПК: G11C 19/00
Метки: регистр
...и в первой ячейке 1 памяти, на выходе элемента И-НЕ 7 второй ячейки памяти появляется "нулевойфпотенциал, который поступает на шестой Б-вход и на первый В-вход ВЯтриггера 8 второй ячейки 1 памяти ина входы третьей ячейки 1 памяти, устанавливая на выходе ее элементаИ-НЕ 7 фнулевой" потенцнал.С выхода элемента И-НЕ 7 третьейячейки 1 памяти фнулевойф потенциалпоступает на входы четвертой ячейки1 памяти и т.д. фНулевойф потенциалс выхода элемента И-НЕ 7 последнейячейки 1 памяти поступает на шинуиндикации обнуления регистра и окончания преобразования и сигнализируетоб обнулении регистра.Таким образом, после поступления "нулевого" уровня на шину 4 в каждой ячейке 1 памяти трехстабильный триггер, добранный на элементе 1-НЕ 7 и ВЯ-триггере 8,...
Магазинное запоминающее устройство
Номер патента: 1026164
Опубликовано: 30.06.1983
МПК: G11C 19/00
Метки: запоминающее, магазинное
...,параллельного обмена данных между ;регистрами. увеличивает быстродействие многих алгоритмов обработки данных, записанных в магазинном запоминающем устройстве, которое ведет за собой широкое: применение магазинных запоминающих устройств в про" ектировании боЛьших, малых и микро- цифровых вычислительных машин.На череже представлена блок-схема магазинного запоминающего устройства.Устройство состоит из И по М-разрядных регистров и вентилей для парафазного соединения регистров, каждыйиз которых состоит из 2 И параллельно соединенных логических элементов И причем разрешающие входы регистров 2 с второго по предпоследнийсоединены с входами следующего попорядку возрастания номеров регистрасоединены с первым управляющим входом 3 устройства и...
Буферное запоминающее устройство
Номер патента: 1027779
Опубликовано: 07.07.1983
МПК: G11C 19/00
Метки: буферное, запоминающее
...информационным входом устройства, 1(-входывсех триггеров объединены и являютсяпервым управляющим входом устройства, Э-вход одного триггера первойгруппы Э-к "триггеров является вторым 65 управляющим входом устройства, К -вход другого триггера первой группы Э -К- .триггеров является третьим управляющим входом устройства, содержит элемент ИЛИ и элемент задержки, выход которого подключен к С-входам одних триггеров, вход элемента задержки подключен к выходу элемента ИЛИ, один вход которого является вторым информационным входом устройства, другой вход элемента ИЛИ подключен к С-входам других триггеров, Я -входы одних триггеров .йэдключены к-входу другого триггера первой группы ЗК -триггеров, прямой выход одного триггера каждой из групп...
Буферное запоминающее устройство
Номер патента: 1030855
Опубликовано: 23.07.1983
Автор: Протасеня
МПК: G11C 19/00
Метки: буферное, запоминающее
...введены формирователь сигналов, блоки сравнения по числу регистров данныхе5группы, вторая группа элементов И, - элемент И, элемент ИЛИ и счетчик импульсов, вход сложения которого подключен к выходу первого из элементов И второй группы, а выход - к первому входу элемента 9, выход которого соединен с первыми входами элементов И второй группы, выходы ко.торых подключены к входам записи одноименных регистров данных группы, причем вторые входы элементов И вто- рой группы, кроме последнего, соединены с выходами одноименных элементов ИЛИ втрой группы, второй вход каждого из которых, кроме последнего, подключен к выходу последующего элемента ИЛИ второй группы, вторые входы последних элементов И второй группы и элемента ИЛИ второй группы...
Буферное запоминающее устройство
Номер патента: 1034069
Опубликовано: 07.08.1983
Автор: Лупиков
МПК: G11C 19/00
Метки: буферное, запоминающее
...с входами элементов И-ИЛИ, третьи и четвертые входы которых соответствен но соединены с .выходами первого и второго счетчиков адреса, выход "Переполнение" первого счетчика адреса соединен с вторым входом триггера, выход которого соединен с первым входом элемента И, второй вход которого соединен с выходом элемента НЕ, а выход элемента И соединен с входом "Перенос" сумматора, выходы которого соединены с адресными входами накопителя.На чертеже представлена структурная схема буферного запоминающего устройстваУстройство содержит накопитель 1, сумматор 2, элементы 3 И-ИЛИ, элемент 4 НЕ, шину 5 кода операции, первый счетчик б адреса, второй счетчик 7 адреса, шину 8 модификации адреса записи, шину 9 модификации адреса чтения, третий счетчик 10...
Запоминающее устройство
Номер патента: 1037346
Опубликовано: 23.08.1983
МПК: G11C 19/00
Метки: запоминающее
...входами вто- . рого элемента ИЛИ, второй вход третьего апемента И соединен с входом второго элемента НЕ и явпяется седьмым входом блока управления, второй вход четвертого элемента И соединен с выходом второго элемента НЕ, входы шестого апемента И являются седьмым и восьмым входами блока управления, второй вход пятого апемента И соединен с первым входом шестого элемента И, выход которого явпяется вторым выходом бпока управления, третий и четвертый входы второго эпемента ИЛИ являются четвертым и шестым. входами блока управления. Йа фиг. 1 изображена функциональная схема предпоженного устройства; на фиг. 2 - функциональная схема формирова- теля импульсов; на фиг. 3 - функционапьная схема блока коррекции информации; на фиг, 4 -...
Буферное запоминающее устройство
Номер патента: 1048515
Опубликовано: 15.10.1983
Авторы: Алексеева, Дрожжинов, Трофимов
МПК: G11C 19/00
Метки: буферное, запоминающее
...ИЛИ является третьим управляющим входом устройства и подключен к установочному входу второго триггера, к сбросовым входам первого и второго счетчиков, выход Второго элементаИЛИ подключен к сбросовому входу первого триггера, выход третьего триггерявляется управляющим выхоаом устройства.1На чертеже приведена структурнаясхема предлагаемого устройства.Устройство содержит информационныйвход 1 накопителя 2, информационныйвход 3 устройства, управляющие входы 4и 5 накопителя 2, дешифраторы 6 и 7,входы 8 и 9 дешифратора 6, управляющийвход 10, счетчик 11, триггеры 12-14,вход 15 элемента И 16, выход 17 счетчика 11, блок 18 сравнения, вход 19блока 18 сравнения, счетчик 20, выход21 счетчика 20, вход 22 дешифратора 7,управляющий вход 23, элемент...
Буферное запоминающее устройство
Номер патента: 1048516
Опубликовано: 15.10.1983
Авторы: Голубин, Кухнин, Лупиков, Маслеников, Спиваков
МПК: G11C 19/00
Метки: буферное, запоминающее
...к выходам блока элементов И-ИЛИ, информационные 50 входы которого подключены к выходам первого и второго регистров, выходы сумматора подключены. к информационным входам накопителя и к информационным входам первого и второго регистров, 55 входы записи которых подключены к выходам соответственно первого и"второго элементов И, первые входы первого, втоНа вторые входы сумматора 6 поступает код модификации адреса с входов 16, По сигналу на входе 18 производится запись информационного слом через параллельные информационные входы 4 в регистр 2, запись кода с входа 17 кода длины формата в счетчик 10, а также происходит установка триггера 1 1 в еди3 104851 ничное состояние, которое разрешает прохождение импульсов синхронизации с входа 19 через...
Буферное запоминающее устройство
Номер патента: 1049968
Опубликовано: 23.10.1983
Авторы: Гриц, Лупиков, Маслеников, Спиваков
МПК: G11C 19/00
Метки: буферное, запоминающее
...введены первый и второ 3 счетчики, входы которых подключены к соответствующим входам адресного блока,и первый и второй блоки коммутации,45управляющие входы которых подключенык выходам соответствующих счетчиков,информационные входы накопителя подключены к выходам первого блока коммутации,информационные входы которого являютсяинформационнвми входами устройства, вы 50ходы накопителя подключены к информационным входам второго блока коммутации,выходы которого являются информационными выходами устройства,Кроме того блок коммутации содержит 55матрицу элементов И, дешифратор н регистр, входы которого являются информационными входами блока коммутации,информационные вХоды 2 накопителя,бпок 3 коммутации, выходы накопителя.вход 12 модификации...
Регистр сдвига
Номер патента: 1049978
Опубликовано: 23.10.1983
МПК: G11C 19/00
...разряда, Й- и С-входы К-триггеров. всех разрядов соответственно объединены и являются входами установки в "Оф 4 и синхронизации 5.регистра. сдвигаЭ -вход, ЭК-триггера первого разряда б является прямым входом регистра сдвига, а прямой выход ЗК-, триггера последйего разряда 7 является прямым выходом регистра сдвига. Выход элемента И 2 каждого разряда соединен с К-входом ЭК-триггера данного разряда, первый вход элемента И первого разряда является инверсным входом регистра 8 сдвига, а первый. вход элемента И каждого из остальных разрядов соединен с инверсным выходом 7 К-триггера предыду. щего разряда, второй вход элемента И каждого разряда, кроме последнего, соединен с выходом элемента ИЛИ 3 данного разряда., а второй вход элемента И...
Буферное запоминающее устройство
Номер патента: 1053163
Опубликовано: 07.11.1983
МПК: G11C 19/00
Метки: буферное, запоминающее
...устройства, которые синфазно поступают на его входы 39 и 40. Он содержит П суглматорон по модулю 2,Селектор -т окончангля кадра работает следующим образом. В исходном состсянигл на выходе 28 триггера 26 имеется сигнал. Поэтому признак начала кадра (бит.1), поступающий на входы 29 элементов И 25, Формирует ча выходе элемента И 25-1 сигнал. Этот сигнал через элемент ИЛИ 27 поступает на выход 30 селектора, а также на вход триггера 26, который перебрасывается, при этом снюлается сигнал с выхода 28 и Формируется на выходе 31, Поэтому признак окончания кадра (бит. 2), поступающий на вход 29, Формирует сигнал на выходе элемента И 25-2, с которого поступает на второй вход триггера 26, который возвращается в исходное положение, а также на...
Запоминающее устройство
Номер патента: 1069000
Опубликовано: 23.01.1984
Автор: Беляков
МПК: G11C 19/00
Метки: запоминающее
...21. Каждый из блоков. 4 буферных регистров имеет.информационные входы 22, управляю щий вход 23 - вход записи информаций, управляющий вход 24 - вход сдвига информации; информационные выходы 25, управляющий выход 26 - выход признака отсутствия информации в 45 буферных регистрах, управляющий выход 27 -, выход признака отсутствия свободных буферных регистров, Каждый из блоков 5 синхронизации имеет; " вход 28 - вход кода операции, вход 29 - вход сигнала "Буфер обращений пуст", вход 30 - вход сигнала фБуфер информации заполнен", выход 31 выход сигнала "Сдвиг", выход 32 ъ выходы управляющих сигналов накопителя, выход 33 - выход сигнала "Запись".Коммутатор б имеет информационные входы 34, управляющие входы 35, информационные выходы 36. Блок 7...
Статический регистр
Номер патента: 1069003
Опубликовано: 23.01.1984
Авторы: Волощенко, Давыдов, Кашуба, Петренко
МПК: G11C 19/00
Метки: регистр, статический
...обеспечения записи информацииВ прямом й обратном коде.Пастанленная цель достигается тем,что в статический регистр, содержащий 33и разрядон, каждый из которых состоит из элемента-И-НЕ,. Выход которогоСОЕДИНЕН С ПЕРВЫМ ВХаДОМ ПЕРВОт"О ЗЛЕмента И, первый вход элемента И-НЕсаецинен с первым нходом второго зле-";мента И, выход которого подключен кпервому входу элемента ИЛИ, и элементИЛИ-НЕ, абаий для всех разрядов. первую и вторую управляющие шины записи,Входных информационных шин и и вы- ,хац-;ых шкн, дополнительно нведены дваэлемента задержки, причем прямой выход элемента. ИЛИ-НЕ через первый зле=мент задержки соединен с вторыми Вхадамк вторых элементов И нсех разрядов,инверсный Выход элемента ИЛИ-НЕ соединен с нторыми входами...
Буферное запоминающее устройство
Номер патента: 1075310
Опубликовано: 23.02.1984
Авторы: Гриц, Лупиков, Маслеников, Светников, Спиваков
МПК: G11C 19/00
Метки: буферное, запоминающее
...являются вторые входы триггеров.На чертеже изображена функциональная схема предложенного устройства.Устройство содержит накопитель 1,регистры 2, счетчик 3 адреса записи,счетчик 4 адреса считывания, блок 5задания приоритетов обращений, счетчик б слов, селекторы 7, триггеры 8,элементы И 9, дополнительные счетчики 10 адреса считывания, дополнительные счетчики 11 слов, первый 12,второй 13 управляющие входы и входы14 обращения устройства,Число регистров 2, селекторов 7,триггеров 8, счетчиков 4 и 10 адреса считывания и.счетчиков б и 11слов соответствует числу внешнихблоков обработки (не показаны), вкоторые выдается информация иэ буферного запоминающего устройства.Еслив различных сеансах работы устройства характер распределения каналовпо...
Регистр сдвига
Номер патента: 1076950
Опубликовано: 28.02.1984
Авторы: Крылов, Кулешов, Лазер, Шубарев
МПК: G11C 19/00
...регистров сдвига на основеЗК-триггеров возможно использовать до.голнительный КЬ-триггер.Использование допол н и тельного составаоборудования для обеспечения функциональ.ной надежности можно признать недостатком прототипа, поскольку задача минимизации состава цифровых устройств является весьма актуальной.Цель изобретения - упрощение регистрра сдвига,Поставленная цель достигается тем, чтов регистре сдвига, содержащем в каждомразряде Ж-триггеры, причем С-входы 3 Ксриггеров первый и второй группы разрядов соответственно соединены с выходами первого и второго формирователей такто. вьсх имс 1 ульсов, выход первого формирователя такговых импульсов соединен с дополнительными Л и К входами первого ЛК. триггера второй группы...
Асинхронный регистр сдвига
Номер патента: 1076951
Опубликовано: 28.02.1984
Авторы: Варшавский, Кишиневский, Мамруков, Мараховский, Розенблюм, Цирлин
МПК: G11C 19/00
Метки: асинхронный, регистр, сдвига
...и 31, а выход 18 первой четной ячейки памяти - его шестым выходом 32.Входы 3 - 5 ячейки памяти 1 = 1 соединеныс вйходами 18 - 20 ячейки памяти 2 = - , входы 6, 7 - с выходами 19 и 20 ячейки памяти 2 = (1 - 1), а вход 8 - с выходом 10 яцейки памяти 1 =- (+11. Входы 1416 ячейки 2 = 1 соединены -. выходами 18- 20 ячейки памяти 2 = (в 1), входы 12 и 13 - с выходами 9 и 10 ячейки памятивход 11 - с выходом 9 ячейки памяти 1 = (1 + 1), а вход 17 - с выходом 18 ячейки памяти 2 = (+1). Первый, второй и третий входы 2123 регистра соединяктся с выходами исуочиика информа. ции, а четвертый, лятыЙ н шестой входы 24 - 26 регистра - с выходами приемника информации. Первый, ,в горОЙ и третий выходы 27 - 29 регистра соединяются с входами прием инка...
Коммутирующее устройство последовательного действия
Номер патента: 1081668
Опубликовано: 23.03.1984
Автор: Борисов
МПК: G11C 19/00, H03K 5/15
Метки: действия, коммутирующее, последовательного
...ключ 1, развязывающие элементы 8 и 9 и элемент НЕ-И 10.Выход 11 каждой.из ячеек 3 соединен свходом 12 элемента 4 памяти следующейячейки 3, Один из выводов 13 питания элемента 4 памяти соединен с шиной 14 питания, а другой вывод 15 питания элемен- .та 4 памяти через ключ 1 управления соединен с общей шиной 16 питания и с однимиз выводовконденсатора 5, который черезпоследовательно соединенные резистор 6и разрядный ключ 7 соединен с другимвыводом того же конденсатора 5, соединенным через развязывающие элементы 8 и 9с выходом 17 элемента 4 памяти, который25 соединен с инверсным входом элемента НЕИ 10 предыдущей ячейки 3 и с выходом 11своей ячейки 3, выход элемента НЕ-И 10соединен с входом разрядного ключа 7.Элемент 4 памяти может быть...
Устройство для приема импульсов
Номер патента: 1083232
Опубликовано: 30.03.1984
Автор: Судариков
МПК: G11C 19/00
...переключения триггера и элемента И - НЕ, выполняющего функцию элемента ИЛИ для инверсных входных сигналов.Цель изобретения - повышение быстродействия устройства.Поставленная цель достигается тем, что в устройстве для приема импульсов, содержащем триггеры и элемент ИЛИ, причем прямой выход каждого из триггеров соединен с его К-входом и является выходом устройства, Р- и 5-входы соединены соответственно с шиной готовности и с шиной сброса, инверсные выходы триггеров соединены с входами элемента ИЛИ, выход которого соединен сшиной готовности, а динамические С-входы триггеров являются входами устройства, входы элемента ИЛИ соединены с входами устройства.На чертеже приведена структурная схема предлагаемого устройства.Устройство содержит и...
Буферное запоминающее устройство с самоконтролем
Номер патента: 1084890
Опубликовано: 07.04.1984
МПК: G11C 19/00, G11C 29/00
Метки: буферное, запоминающее, самоконтролем
...к 5первому входу второго элемента И,выход которого является другим управляющим выходом устройства, второйвход второго элемента И подключен ксоответствующему выходу блока управления, выход второго триггера подключен к первому входу второго эле -мента И, выход которого являетсядругим управляющим выходом устройства, второй вход второго элемента 25И подключен к соответствующему ныхо.ду блока управления, вход элементаНЕ подключен к третьему входу первого триггера и к соответствующемувыходу блока управления. 30Второй сдвиговый.регистр предназначен для считывания побитно информации, хранимой в ЗУ, и выдачи словаили байта информации приемнику инФормации, что позволяет проводить З 5контроль данных, записанных в ЗУ попериметру. Кроме того, в...
Регистр сдвига
Номер патента: 1084894
Опубликовано: 07.04.1984
Автор: Цирлин
МПК: G11C 19/00
...и 13 являются управляющими выходами 16.1 и 16,2 ячейки 1, а второй и третий входы элемента 11 - ее управляющими входами 17.1 и 17.2. Выход элемента 12 соединен с первым входом элемента 10, второй вход которого сое динен с четвертым входом элемента 11 и является дополнительным управляющим входом 8 ячейки 1. Выход элемента 11 соединен с первым входомэлементов 8 и 13, выход элемента 8 соединен с вторым входом элемента 13, выход которого соединен с третьим входом элемента 12. Выход элемента 9 является дополнительным управляю щнм выходом 19 ячейки 1,Выходы 14.1, 14.2 и 19 и выходы 16.1 и 16.2 -й ячейки 1 соединены с входами 15. 1, 15.2 и 18 и выходами 17.1 и 17,2 соответственно (+1) -й ячейки 1.Информационные выходы 14.1 и 14.2 последней...