G11C 19/00 — Цифровые запоминающие устройства со ступенчатым движением информации, например сдвиговые регистры

Номер патента: 1086459

Опубликовано: 15.04.1984

Авторы: Выгодский, Ильин, Панков, Тюленев

МПК: G11C 19/00

Метки: импульсов, сдвига

...шиной . Входная шина 10 перво3го разряда является входом устройства,а входные шины 10 остальныхразрядов соединены с выходнымишинами 1 предыдущих разрядов. Вы"ходная шина 11 последнего разрядаявляется выходом устройства,Устройство работает следующим образом,В исходном состоянии триггеры 1,2 и 8 находятся в нулевом состоянии(цепи установки в исходное состояние не показаны).Предположим, что передний фронтвходного импульса совпадает с еди"ничным полупериодом тактовых импульсов. В этом случае по заднемуфронту (перепаду 1-О) тактовогоимпульса переключается триггер 2,что приводит к появлению нулЕвогоуровня на его инверсном выходе иединичного уровня на прямом выходе.Таким образом, на входах элемента4 появляются два единичных сигнала, что...

Номер патента: 1088074

Опубликовано: 23.04.1984

Авторы: Лабузова, Стальная

МПК: G11C 19/00

Метки: распределительное

...ячейки памяти соединен с первым, входом элемента И данной ячейки па мяти, и формирователь тактовых импульсов, содержащий Т-триггер и элемент НЕ, второй вход элемента И каждой ячейки памяти, кроме первой,соединен с выходом элемента И предыдущей ячейки памяти, а второй входэлемента И первой ячейки памятиявляется управляющим входом распределительного устройства, прямой иинверсный выходы Т-триггера соединены со вторыми входами элементовИЛИ нечетных и четных ячеек памятисоответственно, Т-вход Т-триггераподключен к выходу элемента НЕ,вход которого является тактоьым входом распределительного устройства,Ева К-вход Т-триггера подключен к управляющему входу распределительногоустройства,На фиг. 1 представлена функциональная Схема предложенного...

Номер патента: 1096692

Опубликовано: 07.06.1984

Авторы: Вилесов, Ковалева

МПК: G11C 19/00

Метки: буферное, запоминающее

...элементов И, второй вход первого элемента И подключен квыходу первого элемента ИЛИ и первомувходу четвертого элемента И, а выход - кпервому входу второго элемента ИЛИ, второй вход которого соединен с выходом пято- ЗО го элемента И, а выход подключен к входампервого триггера и элемента НЕ, выход которого соединен с одним из входов второготриггера, другие выходы которого подключены к выходу четвертого элемента И, второйвход которого и вторые входы элементов2 И - ИЛИ подключены к первому выходу формирователя сигналов, второй вход которогосоединен с первыми входами шестого и седь.мого элементов И и третьи входы элементов 4 О,2 И - ИЛИ подключены к прямому выходу первого триггера, инверсный выход которого соединен с вторыми входами...

Номер патента: 1101889

Опубликовано: 07.07.1984

Автор: Лупиков

МПК: G11C 19/00

Метки: буферное, запоминающее

...элечецИ, усгяцовочные входь счетчиков ц триггера объединены и являются пятым управляющим входом устройства, введены пегистр, второй сумматор, второй элемент НЕ и вторая группа элементов И-ИЛИ, пер- Ш,Е ВХОДЫ КО:ОРЫХ СОЕДИЦСЦЫ С ВЫХОДОМ второго эехецт НЕ, вход которого подключен к выходу элемента И и вторым вхо лям элементов Й-ИЛИ, второй группы, тре 5 и Входы которых соединены с выходами вгорого сумматора информационными вход 1 ми р. истра, выхо ы которого подклю:СП 1, к одним из входов второго сумматора,руи чи входа ми первогО сммятора, Вход :ци ритря соединен с выходом перецлцец 5 Второго счет Ика, дру ие входы ВХ О 0 М)2 ТОР 2 5 ВЛ 51 ЮТСЯ П 1 ЕСТЫМ Ъ ил 5 ои Входом устройств, вход управ.ця реги т-,одключен к гятом) хг:ргв- ,5 кц...

Номер патента: 1105940

Опубликовано: 30.07.1984

Авторы: Андреев, Беляков, Еремеев, Светников

МПК: G11C 19/00

Метки: буферное, запоминающее

...И, причем вход второго элементл задержки является одним из входов и выходов синхронизатора, выход второго элемента задержки подключен к первым входам элементов И группы, вторые входы которых соединены соответственно с выходами первого и второго элементов НЕ и с входом первого элемента НЕ, третий вход одного из элементов И группы соединен с входом второго элемента НЕ, а выход - с входом первого элемента задержки, входы элементов НЕ являются другими входами синхронизатора, другими выходами которого являются выходы элементов И группы и первого элемента задержки.На фиг. 1 показан пример геометрической нормализации элемента изображения на фиг. 2 - структурная схема буферного запоминающего устройства, на фиг. 3 - 8 структурные схемы блока...

Номер патента: 1107173

Опубликовано: 07.08.1984

Авторы: Бойко, Гаврин, Панасенко

МПК: G11C 19/00

Метки: буферное, запоминающее

...И, причем первый и второй входы блока управления соединены соответственно с первым входом второго элемента И и с первым входом седьмого и вторым входом пятого элементов И, третий вход блока управления является пятью управляющим входом устройства, шестым и седьмым управляющими входами которого являютсясоответственно четвертый и пятый входы блока управления, шестой вход которого и первый вход шестого элемента И объединены и являются восьмым управляющим входом устройства, седьмой вход блока управления соединен с первым входом четвертого элемента И, а восьмой вход подключен к выходу блока сравнения и первому входу адресного блока, второй вход которого соединен с выходом первого элемента И, а выход - с адресным входом накопителя, первый...

Номер патента: 1109807

Опубликовано: 23.08.1984

Авторы: Валуйский, Дрозд, Муравинец, Полин, Романкевич, Романов

МПК: G11C 19/00

Метки: информации, сдвига

...входом которого является выход регистра сдвига, введены регистр 60контрольного числа, вход которого яв-ляется третьим входом устройства,мультиплексоры, инФормационные входыкоторых подключены к выходам регистра информационного числа, а управляю-.,65 щие нходы - к одним из выходов регист- . ра числа сдвигов, элементы И, первые входы которых соединены с выходами регистра информационного числа, а нто 1 ые входы - с другим выходом регистра числа сдвигов, суююаторМ по модулю два и блоки свертки по модулю три, причем входы первого блока свертки подключены к выходам регистра контрольного числа, элементон И и мультиплексоров, а выходы соединены с первыми входами сумматоров по модулю два, вторые входы которых подключены к одному из выходов...

Номер патента: 1117712

Опубликовано: 07.10.1984

Автор: Цирлин

МПК: G11C 19/00

Метки: асинхронный, регистр, сдвига

...регистра; на фиг.2 - временная диаграмма его работы; на фиг,3 " пример подключения предлагаемого регистра к источнику и приемнику информации, работающим в резиме "эапросответ",20Асинхронный регистр сдвига содержит ячейки 1 памяти, каждая из которых имеет первый 2, второй 3, третий 4, четвертый 5, .пятый 6 и.шестой 7 , элементы И-НЕ, Первые входы элементов И-НЕ 2 и 3 являются информационнции входами 8 и 9 ячейки 1, а выходы этих элементов - ее информационными выходами 10 и 11. Первые входы элементов И-НЕ 4 и 5 являются первым управляющим входом 12 ячейки 1, выход эле- Зб мента И-НЕ 5 - ее первым управляющим выходом 13. Выход элемента И"НЕ 4 соединен с вторыми входами элементов И-НЕ 2 и 3, выходы которых соединены с третьими входами...

Номер патента: 1123061

Опубликовано: 07.11.1984

Авторы: Вдовиченко, Горемыкин, Клименко, Рублев, Субботин, Фурсин

МПК: G11C 19/00

Метки: регистром, сдвиговым

...сущности являетсяф реверсивный сдвигающий регистр, содержащий элементы НЕ и элементы И"НЕ 21.Недостатком известных регистровявляется невозможность их работы сустройствами на приборах сплазменной связью.Цель изобретения - расширениеобласти применения устройства засчет возможности его работы с регистрацией на приборах с плазменной25связью,Поставленная цель достигаетсятем, что в устройство управлениясдвиговым регистром, содержащеедва элемента И-НЕ, два элемента НЕ,причем. первый, второй входы первогоэлемента И-НЕ соединены с первым,вторым входами устройства, выходпервого элемента НЕ является первымвыходом устройства, первый входустройства соединен с первым входомвторого элемента И-НЕ, введен элемент И, причем выход первого...

Номер патента: 1125655

Опубликовано: 23.11.1984

Авторы: Иванисов, Попов

МПК: G11C 19/00

Метки: памяти, регистра, сдвига, ячейка

...потребляемой ячейкой от источни ка питания при передаче уровня логического фф 01 ф,Поставленная цель достигается темчто ячейка памяти, содержащая коммутирующий, управляющий и нагрузочныйтранзисторы, исток коммутирующеготранзистора является входом ячейкипамяти, затвор соединен с первой тактовой шиной, а сток - с затвором управляющего транзистора, содержит также шунтирующий транзистор, затворкоторого подключен к стоку коммутирующего транзистора, сток - к второйтактовой шине, а исток является первым выходом ячейки памяти, сток уп"равляющеготранзистора подключен к 60шине питания, а исток является вторым выходом ячейки памяти, к которомуподключен сток нагрузочного транзистора, исток и затвор которого подключены к общей шине. 65 На...

Номер патента: 1130901

Опубликовано: 23.12.1984

Автор: Петренко

МПК: G11C 19/00, H03K 5/15

Метки: распределитель

...к первым входам элементов И-НЕ30с номерами к ю+ 1(Й-О, 1, 2 И/и -1),входы сброса и сдвига многоустойчивого пересчетного блока являются со"ответствующими входами распределителя, а выходы элементов И-НЕ являются выходами распределителя, введены Й/(о -1) ячеек памяти по одной накаждые из иэлементов И-НЕ, состав,ляющих группы, причем каждая ячейкапамяти состоит из двух- и трехвходо вого элементов И-НЕ с перекрестнымисвязями, выход трехвходового элемента И-НЕ первой ячейки памяти и выходы двухвходовых элементов И-НЕ других ячеек памяти соединены с вторыми входами элементов И-НЕ соответствующих групп, вторые входы трехвходовых элементов И-НЕ ячеек памяти подключены к входу сброса многоустойчивого пересчетного блока, выход Ь -1)-50го...

Номер патента: 1133622

Опубликовано: 07.01.1985

Авторы: Братальский, Златников, Левнев, Сыроватский

МПК: G11C 19/00

Метки: буферное, запоминающее

...являются другие входы второго элемента И, а выходами - 1выходы первого и второго триггеров и элементов И.1133622 На фиг. 1 представлена функциональная схема буферного запоминающего устройства; на фиг. 2 - структурная схема блока местного управления.Буферное запоминающее устройство1 фиг. 1) содержит накопитель, выполненный в виде матрицы триггеров11" 1 яз, первую группу элементов И2 - 2, коммутаторы 3 в Зз, вторуюгруппу элементов И 4 в 4, блок 5 1 Оместного управления, входы 6 и выхо-ды 7.Блок 5 местного управления имеетвход 8 команды, вход 9 стробасопровождения информации и вход 10 синхронизации.На выходах узла 5 формируютсясигналы, поступающие на шины разрешения, выходы: записи 11, разреше.ния чтения 12, управления приемом13 и...

Номер патента: 1136216

Опубликовано: 23.01.1985

Авторы: Варшавский, Кишиневский, Мамруков, Мараховский, Розенблюм, Цирлин, Яковлев

МПК: G11C 19/00

Метки: асинхронный, последовательный, регистр

...с входами 22, 23 и 28,29 регистра, а ее выходы 18-21с выходами 24-27 регистра соответственно. Выходы 18-21 ячейки 1, соединены соответственно с входами112-15 ячейки 1. (з.+1), а входы 10, 1.1и 16, 17 ячейки 1.з. - с выходами18, 19 и 20, 21 ячейки 1.(з.+1) соответственно,113621 б 3Ячейка памяти регистра содержитчетыре элемента И-ИЛИ-НЕ 30-33. Элементы 30 и 31 образуют первый триггер, а элементы 32 и 33 - второй.Прямые входы первого триггера (входы элемента 30) соединены с входами11 и 13 ячейки, а инверсные входыэтого триггера (входы элемента 31)с выходом элемента 32 и с входами10 и 12 ячейки. Прямые входы второго триггера (входы элемента 33) соединены с входами 14 и 16 ячейки,а инверсные входы этого триггера(вход элемента 32) - с...

Номер патента: 1138834

Опубликовано: 07.02.1985

Авторы: Булгаков, Варшавский, Лазуткин, Мараховский, Мещеряков, Розенблюм, Ступак, Тимохин, Яценко

МПК: G11C 19/00

Метки: асинхронный, регистр, сдвига

...выходами соответствующей цепочки 3 предыдущей ячейки 2, Управляющие выходы 9 цепочек 3. первой ячейки 2 являются первым 16 и вторым 17 управляющими выходами регистра 1, а информационные выходы 8 - его третьим 18 и четвертым 19 управляющими выходами. Управляющие входы 10 цепочек 3 последней ячейки 2 являются первым 20 и вторым 21 управляющими входами регистра 1, а управляющие входы 11 - его третьим 22 и четвертым 23 управляющи. ми входами.В состав схемы (фиг, 2) входят регистр 1, источник 24 информации, приемник 25 информации и вспомогательный элемент ИЛИ-НЕ 26. Информа- ционные выходы 27 и 28 источника 24 соединены соответственно с первчм 12 и вторым 13 информационными входами регистра 1. Управляющий вход 29 источника 24 соединен с...

Номер патента: 1138835

Опубликовано: 07.02.1985

Авторы: Берсон, Гольдреер, Кизуб, Лисицын, Седов

МПК: G11C 19/00

Метки: буферное, запоминающее

...выходом предыдущего информационного регист- . ра, а последнего в цепочке - с управляющим входом 17 продвижения информации. Эти связи служат для распространения сигнала продвижения информации по цепочке информационных регистров 1 (управляющий выход - первый вход синхронизации, Второй вход синхронизации каждого -го информационного регистра 1 (1=1,п, где и - число информационных регистров 1 в цепочке) подсоединен к выходу д-го разряда реверсивного сдвигового регистра 2 управления. С помощью этих связей регистр 2 управления задает на каждом информационном регистре 1 один из двух режимов: пропускания входной информации на выхоД или записи входной информации по отрицательному фронту сигнала на первом входе синхронизации, который усп-го...

Номер патента: 1140173

Опубликовано: 15.02.1985

Авторы: Варшавский, Мараховский, Розенблюм, Таубин, Цирлин

МПК: G11C 19/00

Метки: асинхронный, варианты, его, регистр, сдвига

...ячейки памяти. регистра являются его информационными выходами, а их первые управляющие входы объединены с вторьвси управляющими входами симметричньк цепочек последней ячейки памяти регистра и являются его управпяющиьЕ входами, второй вход второго элемента И-НЕ каждой цепоси является ее . первым управляющим входом, а выход - ее управляющим выходом и соединен с вторым входом третьего элемента И-НЕ, третий и четвертый входы которого являются соответственно, вторым и дополнительным управляющими входами цепочки, причем дополнитепьный управляющий вход к.ждой цепочки д-й ячей-., ки памяти соединен с управляющимвыходом соответствующей цепочки( + 2)-й ячейки памяти, при этом управляющие выходы обеих цепочек второй ячейки памяти регистра...

Номер патента: 1140174

Опубликовано: 15.02.1985

Авторы: Афанасьев, Исаев, Козюминский, Мищенко

МПК: G11C 19/00

Метки: регистр

...и информационному входу 20. Вторые входыэлементов И 1 и 2 подключены к входу21 разряда, синхровход С КБ-триггера2 аз я а. 13 подключен к входу 9 р р дВходы 14 и 15 д-го разряда регистра служат для приема соответственно прямого х и инверсного х; значений, входного кода д-го разряда, входы 15 и 18 - для подключения в и-разрядном 55 регистре к прямым и инверсным выходам КБ-триггера 13 последующего (х+1) -го разряда, входы 16 и 19 - для подклю 4 4чеция в п-разрядном регистре к прямому и инверсному выходам КБ-триггера 13 предыдущего (1+1)-го разряда.Схема четырехразрядного регистра (фиг. 2) содержит схемы разрядов 34 -34 (34 - младший разряд, 344, - старший). Информационные входы 21, 18 и 15 -го разряда подключены соответственно к выходам...

Номер патента: 1140176

Опубликовано: 15.02.1985

Авторы: Какурин, Кирьяков

МПК: G11C 19/00

Метки: реверсивный, регистр, сдвига

...первого дополнительного элемента И каждого разряда, кроме последнего, соединен с выходом второго дополнительного элемента ИЛИданного разряда, а второй вход второго дополнительного элемента И каждого разряда, кроме первого и последнего, соединен с выходом третьегодополнительного элемента ИЛИ данного разряда, второй вход второго дополнительного элемента И последнего разряда соединен с выходом второго дополнительного элемента ИЛИ данногоразряда, третьи входы первого и второго дополнительнык элементов И всехразрядов соответственно объединены и являются входами управления сдвигом вправо и сдвигом слево, а вторыевходы первого дополнительного элемента И последнего разряда и второго дополнительного элемента.И первого разряда объединены и...

Номер патента: 1152037

Опубликовано: 23.04.1985

Автор: Самхарадзе

МПК: G11C 19/00

Метки: реверсивный, регистр, сдвига

...7, Я 6 - установка регистрав состояние Я 6 = 1, 1 - уровень логической единицы.Устройство содержит 6-разрядныйреверсивный регистр сдвига, состоящий из 0-триггеров 1 - 6. Выходытриггеров 1-6 (фиг.1) и состояниярегистра сдвига (граф-схема, фиг.2),соответствующие 1-6 пределам, обозначены через О Д.Я . Например,2 Фсостояние Я регистра сдвига соот 2ветствует тому, что 0-триггер 2 находится в состоянии "1", а все остальные в состоянии "О" и включенвторой предел измерения. 0-входытриггеров 1-6 связаны с выходамисоответствующих им элементов И-ИЛИ7-12, Элементы И-ИЛИ 7-12, первыевходы первой и второй групп входов40И которых связаны с выходами соответствующих триггеров, а вторые входы -с первым или вторым управляющимивходами устройства,...

Номер патента: 1152038

Опубликовано: 23.04.1985

Авторы: Брызгалов, Герцовский, Орехов

МПК: G11C 19/00, H03K 23/50

Метки: счетно-сдвиговое

...с которых они поступят на С -входы первых и вторых своих3-триггеров ТТ 4) и ТТ 5) одновременно в каждом счетном блоке 31. Атак как к записи единичной информации подготовлен только первыйР-триггер ТТ 41 первого счетногоблока 3 , то при первом изменениитактового сигнала из состояния,"Логическая 1" в состояние Логический О ениничная информация запишется только в этот триггер. Связьпрямого выхода первого Р -триггераТТ 4) с Р -входом второго Р-триггераТТ 5 1 обеспечивает в каждом счетном блоке 3) последовательную перепись информации иэ первого во второй Э-триггер, а связь инверсноговыхода второго Р -триггера ТТ 5 )счетного блока 3. с первым входомпервой группы входов И элементаИ-ИЛИ-НЕ 6 и связь выхода элементаИ-ИЛИ-НЕ 61 с Э-входом...

Номер патента: 1152039

Опубликовано: 23.04.1985

Автор: Петренко

МПК: G11C 19/00, H03K 17/76

Метки: регистр, сдвига

...вход которого соединен с выходом элемента ИЛИ данной ячейки памяти, а выход З 5 инвертора каждой нечетной и каждой четной ячеек памяти соединен с третьим входом элемента И последующей нечетной и четной ячеек памяти соответственно. 40 На чертеже изображена электрическая .схема регистра сдвига.Регистр сдвига содержит формиро-ватель 1 тактовых сигналов, на выходе которого форМируются тактовыесигналы Т и Т с некоторой зоной перекрытия высоких уровней, ячейки памяти, в каждую из которых входитодин элемент И 2-6, последовательносоединенный с элементом ИЛИ 7-11,а также инвертор 12-16.Регистр сдвига работает в режимераспределителя уровней,В исходном состоянии на выходах всех элементов И и ИЛИ - низкий ,уровень, на выходах всех инверторов...

Номер патента: 1156140

Опубликовано: 15.05.1985

Авторы: Веревкин, Гуляева, Лачугин

МПК: G11C 19/00

Метки: буферное, запоминающее

...на выходе 29 устройства появляется нулевой сигнал, что соответствует запросу чтения. Таким образом, в исходном состоянии разрешена только запись данных в накопитель 1.При подаче управляющего сигнала записи на вход 24 устройства он поступает в накопитель 1 на один из входов всех клапанов записи б, данные с информационных входов 26 устройства также подаются в накопитель 1 на другие входы всех клапанов записи б.Так как содержимое счетчика 11 адреса записи равно нулю, то сигнал с нулевого выхода дешифратора 9 откроет клапаны записи б нулевой ячейки памяти и будет произведена запись слова данных в регистр 7 этой ячейки.Задержанный управляющий сигнал записи с выхода элемента задержки 13 увеличивает содержимое счетчика 11 на. единицу, т,е,...

Номер патента: 1157572

Опубликовано: 23.05.1985

Автор: Сидоров

МПК: G11C 19/00

Метки: регистр, сдвига

...информационных сигналов регистра сдвига 1.Недостатком известного регистра сдвига является низкая информативная емкость, обусловленная тем, что п-разрядный регистр сдвига содержит и устойчивых сосТО 51 НИЙ. Цель изобретения - повышение информативной емкости регистра сдвига. Поставленная цель достигается тем, что в регистре сдвига входы пятого элемента И - НЕ первого разряда соединены с выходами третьего и шестого элементов И - НЕ последнего разряда, а входы шестого элемента И - НЕ первого разряда соединены с выходами четвертого и пятого элементов И - НЕ последнего разряда.На чертеже представлена функциональная схема предлагаемого регистра сдвига.Регистр сдвига содержит элементы И - НЕ 1 - 18 и шиЬу 19 тактовых импульсов.Устройство...

Номер патента: 1167658

Опубликовано: 15.07.1985

Авторы: Березенко, Калинин, Корягин, Курочкин

МПК: G11C 19/00

Метки: информации, сдвига

...и группой управляющих входов устройства, элемент НЕ 4, вход 5 которого является первым управляющим входом устройства, первый 6 и второй 7 селекторы, регистр 8, вход 9 обнуления которого является вторым уп равляющим входом устройства, а вход управления записью на чертеже не показан, элементы ИЛИ 1 О, выходы 11 коПри выполнении логического сдвига вправо (влево) одного слова данных на группу управляющих входов 3 устройства в соответствии с таблицей подается прямой (дополнительный) код величины сдвига, на вход 5 управления - значение лог. 1 (лог. О), а на вход 14 управления значение лог. 0. При этом элемент НЕ 4 и дополнительные элементы ИЛИ 12 и 13 настраивают первый 6 и второйселекторы так, что на выход второго селектора 6 -...

Номер патента: 1170511

Опубликовано: 30.07.1985

Авторы: Вешняков, Гавриленко, Клочан, Сивай

МПК: G11C 19/00

Метки: буферного, запоминающего, регистр, устройства

...- приблизительно 5 В,логический "О" - приблизительно О В.По каждому ф через транзисторы7- 10 происходит предзаряд затворовключевых 3 и 4 и нагрузочных 5 и 6транзисторов нечетных логических элементов а по ф- предзаряд затворовтех же транзисторов четных логических элементов. Запись нового слова в буферное ЗУ производится по ф установлением высокого уровня на входе "Зп." и Я ниякого на входе "Зй" Если буферное ЗУ не заполнено, то высокий уровень по ф передается на затворы 511 2 нагрузочных транзисторов 5 и 6, а" низкий - на затвоРы ключевых транзисторов 3 н 4. По окончании ф уров1 ни удерживаются на затворах этих транзисторов, и по Ф на первом вы.ходе формируется положительный импульс (маркерная "1"), который переключает в "1" первый...

Номер патента: 1173447

Опубликовано: 15.08.1985

Авторы: Дрозд, Малярчук, Панченко, Полин, Стручев

МПК: G11C 19/00

Метки: информации, сдвига

...4 контрольного числа - код КА,являющийся вычетом по модулю тричисла А. Числа А и Ы поступают с вы=ходов регистров 1 и 2 соответствен- ЗОно на информационные и управляющиевходы регистра 3 сдвига, с выходакоторого снимается 15-разрядное чис"ло, сдвинутое относительно исходного на 1 разрядов и потерявшеемладших разрядов.С выходов регистра 1 информационного числа число А поступает такжена информационные входы мультиплексоров 6-1,1 6-2,1 и 6-2,2 первойи второй групп так, что на а-й информационный вход г-го мультиплексора а-й группы поступает сигнал с2 -а+г-го выхода регистра 1 информационного числа, 45На сумматорах 5-1,1; 5-1,2 и5-1,3 по модулю три первого ярусавыполняется свертка по модулю тричастей числа А, включающий соответственно с 1...

Номер патента: 1176382

Опубликовано: 30.08.1985

Авторы: Лупиков, Маслеников, Спиваков

МПК: G11C 11/4093, G11C 19/00, G11C 7/00 ...

Метки: буферное, запоминающее

...обмена, а именно: при блоке обменаф кравном 2 единиц информации (где К = =1и, и- разрядность счетчиков 4-6), коммутатор 9 устанавливается в 40 положение, при котором к Р -входу триггера 12 подключается выход К-разряда счетчика 5 адреса чтения, акоммутатор 10 при этом устанавливается в положение, при котором на входы 45 элемента ИЛИ 11 подключаются выходы К, К + 1, , и -разрядов реверсивного счетчика 6. При выполнении операции записи на информационные входы 2 устройства подается информация, подлежащая записи, в сопровождении импульса записи на первом входе управления 7 устройства, Сигнал на первом входе управления 7 устройства, воздействуя на первые входы элементов И-ИЛИ 18 и вход управления накопителя 19, обесР печивает подключение к...

Номер патента: 1176385

Опубликовано: 30.08.1985

Авторы: Имнаишвили, Цирамуа

МПК: G11C 19/00

Метки: реверсивный, регистр, сдвига

...входы 25 и 26 четвертого 7 и шестого 9 элементов И каждого разряда, кроме последнего, соединены с прямым и инверсным выходами 19 и 20 первого Я 5 -триггера 2 предыдущего разряда.Вторые входы третьего 6 и пятого 8 элементов И, вторые входы четвертого 7 и шестого 9 элементов И и второй вход первого элемента И 4 являются соответственно первым 27, вторым 28 и третьим 29 управляющими входами регистра. Первые входы третьего 17 и четвертого 18 элементов ИЛИ соединены с выходами первого 4 и второго 5 элементов И, а выходы - с Ь и Й-выходами первого К 5-триггера 2 соответственно. Второй вход третьего элемента ИЛИ 17 соединен с выходом седьмого элемента И 10; Выходы восьмого 11 и десятого 12 элементов И соединены с третьим и четвертым...

Номер патента: 1179434

Опубликовано: 15.09.1985

Авторы: Богданов, Костецкий, Липатов

МПК: G11C 19/00

Метки: буферное, запоминающее

...Регистры 1 могут быть реализованы, например, на элементах типа133 ТМ 2, причем прямой выход каждогоиз разрядов подключается к общемуинформационному выходу 10 устройства через формирователи типа 585 АП 16. ЗЯчейки 2 индикации занятости мо-гут быть реализованы на элементахтипа 133 ТМ 2, 133 ЛАЗ, а ячейки 3управления считыванием и ячейки 4управления записью - на трехвходовых элементах И-НЕ. Блоки 12 сравнения могут быть реализованы, например, на элементах типа 133 ИМЗ,133 ЛП 5, 133 ЛНЗ, 133 ЛАЗ.Предлагаемое устройство работает 45следующим образом.Ретистры 1.служат для хранения информационных слов. дом которого являются в торые управляющие входы блоков сравнения2После включения устройства производится начальная установка регистров...

Номер патента: 1179435

Опубликовано: 15.09.1985

Авторы: Какурин, Кирьяков

МПК: G11C 19/00

Метки: регистр, сдвига

...с инверсным выходом ЭК -триггера и с 45 вторым входом элемента И 5 последующего разряда. Единичный выход.3 К-триг. гера каждого разряда, кроме последнего, соединен с первым входбм соот" ветствующего элемента И группы 1 50 элементов И, с вторым входом которого соединен соответственно инверсный выход 3 К -триггера последующего разряда. Выход каждого элемента И группы 1 соединен с соответствующим вхо дом элемента ИЛИ 2, выход которого соединен с первым входом элемента И 3. Второй вход элемента И 3 явля 35 гется входом 13 тактовых сигналов, последний и-вход элемента ИЛИ 2 и выход элемента И 3 соединены соответственно с управляющим входом 12 и входом 8 синхронизауии регистра сдвига. Нулевой сигнал с выхода 14 элемента ИЛИ 2 является...