Буферное запоминающее устройство

) етельство СССР С 19/00, 1985, ельство СССР С 19/00, 1979. ВО (57) Изо лительно польз ова запомина ра и обр тение от ехнике и носится к вычисможет быть исроении буферных ств системы сборительной информаоприп щих уст от ки из ОСУДАРСТНЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ) БУФЕРНОЕ ЗАПОИИНАИ)1 ЕЕ УСТРОЙ цин. Цель изобретения - расширениеобласти пРименения устройства з,асчет управления скоростью считывания данных из накопителя. Устройствосодержит накопитель 1, блок 2 элементов И, мультиплексор 3, счетчик4 адресов записи, счетчик 5 адресовчтения, счетчик 6 объема памяти, регистр 7, блок 8 анализа загрузки памяти, блок 9 формирования сигналовчтения, элементы И 10, 11. Использование изобретения в системах сбораи обработки измерительной информацииза счет управления скоростью считывания данных из накопителя позволяетрезко снизить объем буфера приемныхустройств обработки. 2 з.п,.ф-лы,2 ил., 1 табл.Изобретение относится к вычислительной технике и может быть использовано при построении буферных запоминающих устройств (БЗУ) системысбора и обработки измерительной инФормации,Цель изобретения - расширениеобласти применения устройства засчет управления скоростью считывания 10данных из накопителя.На Фиг.1 представлена структурнаясхема предлагаемого БЗУ; на фиг.2блок-схемы блока формирования сигналов чтения и блока анализа загрузки памяти.Устройство содержит накопитель 1,блок 2 элементов И, мультиплексор 3,счетчик 4 адресов записи, счетчик 5адресов чтения, счетчик 6 объема па Омяти, регистр 7, блок 8 анализа загрузки памяти, блок 9 формированиясигналов чтения, элементы И 10 и 11,вход,12 синхронизации записи, вход13 синхронизации чтения, информационный вход 14 и вход 15 начальнойзагрузки.Блок 8 анализа загрузки памятисодержит элементы И-НЕ 16 17 и 18,блоки 19 и 20 сравнения и элементИЛИ-НЕ 21. Блок 9 формирования сигналов чтения содержит элементы И 2225, триггеры 26 и 27, делитель 28частоты, элемент ИЛИ-НЕ 29, элементы И 30-32 и элемент ИЛИ 33.35Устройство работает следующим образом.Перед началом работы счетчики 4,5,6 и триггеры блока 9 сбрасываются в "0". Цепь начальной установкине показана, В регистр 7 записывается двоичный код объема буферной эоны.Код поступает на вход 14 и записывается импульсом, подаваемым на вход15, Код в регистре 7 объема буферной зоны представляет собой последовательность единиц, начиная со старшего разряда, причем если число единиц равно К, то объем буферной зоныь-Кравен 2 где и - разрядность счет"150чиков 4-6, Очевидно, что разрядностьрегистра 7 должна быть несколькоменьше разрядности счетчика 6. Примем, что в системе сбора и обработки измерительной информации минимальный объем БЗУ равен 16, поэтому55счетчики 4-6 имеют разрядность на 4разряда больше, чем регистр 7. Позаднему Фронту импульса на входе 15 код из регистра 7 объема буферной зоны переписывается в старшие разряды счетчика 6, а младшие четыре разряда счетчика 6 заносятся нули. Код с инверсных выходов регистра 7 поступает на вторые входы блока 2 элементов И, маскируя те разряды счетчика 4 адреса записи или счетчика 5 адреса чтения, которым в одноименных разрядах регистра 7 буферной эоны соответствует единицы.В режиме записи информации на шине 12 синхронизации записи устанавливается сигнал высокого уровня.Проходя через открытый при неполностью заполненном накопителе элемент И 11, этот сигнал воздействует на управляющий вход накопителя 1, переводя его в режим записи. Одновременно этот же сигнап воздействует на третий вход мультиплексора 3, подключая к первым входам блока 2 элементов И промаскированный код адреса, который поступая на входы накопителя 1, выбирает для записи соответствующую ячейку. По окончании записи сигнал на шине 12 синхронизации записи сбрасывается. Возникший перепад сигнала на выходе элемента И 11, воздействуя на вход счетчика 4 адреса записи, увеличивает его содержимое на единицу. Одновременно этот перепад сигнала, воздействуя на третий вход счетчика 6 объема буферной зоны, увеличивает его содержимое на единицу.В режиме чтения информации сигнал низкого уровня на шине 12 запирает элемент И 11, что приводит к формированию сигнапа низкого уровня на его выходе, который, воздействуя на управляющий вход накопителя 1, переводит его в режим чтения. Одновременно этот сигнал воздействует на третий вход мультиплексора 3, подключая к первым входам блока 2 элементов И выходы счетчика 5 адреса чтения. С выходов блока 2 элементов И промаскированный код адреса поступает,на адресные входы накопителя 1, выбирая дгя чтения соответст- вующую ячейку. На выходных шинах на копителя появляется информация из выбранной ячейки. Сигнал высокого уровня на шине 13 синхро,-;.:зации чтения проходит через блок " .и открытый элемент И 10. По заднему Фронту этого сигнала содержимое счетчика 5 ад 1444893ресов чтения увеличивается на единицу, подготавливая тем самым обращение к следующей ячейке накопителя 1.Одновременно этот перепад сигнала,воздействуя на второй вход счетчикауменьшает его содержимое на единицу.Блок 8 анализа заполнения памятиработает следующим образом.Если содержимое регистра 7 равносодержимому старших разрядов счетчика 6, а в младших разрядах счетчика6 - нули, то элемент И-НЕ 17 совместно с элементами И-НЕ 18 формирует напервом входе блока 8 сигнал БФ:0низкого уровня. Наличие нулей в четырех мпадших разрядах счетчика 6фиксирует элемент ИЛИ-НЕ 21. С первого выхода блока 8 сигнал БФ:0 поступает на первый вход элемента И 10,запрещая прохождение импульсов синхронизации считывания с блока 9 насчетчики 5 и 6. Если же вся буфернаяэона заполнена, то в счетчике 6 хранится код, содержащий только единица, В этом случае на выходе элемента И-НР 16, а значит, и на второмвыходе блока 8 анализа появляетсясигнал низкого уровня БФ:1, которыйс его второго выхода поступает навход элемента И 11 и запрещает прохождение импульсов записи на БЗУ, темсамым препятствуя записи информациив уже заполненный накопитель,На выходе блока 19 сравнения сигнал высокого уровня появляется в спучае, когда буферная эона заполнена наполовину. На выходе блока 20 сравнения сигнал высокого уровня появляется в случае, когда буферная зона заполнена на 15/16. Работа блоков 19 и 20 сравнения поясняется таблицей, которая приведена для случая 4-разрядного регистра объема буферной зоны. В общем случае, когда счетчик 6 имеет и разрядов, а регистр 7 имеет ш разрядов, сигнал на выходе блока 19 сравнения появляется, е чи выполняются следующие условия: три младших разряда (01,2) счетчика 6 равны "0", старший разряд счетчика 6 равен "1"; разряд 3 счетчика 6 равен разряду 0 регистра 7., разряд 4 счетчика 6 равен раэряцу 1 реги тра 7 разряд исчетчика б равен старшему (ш-му) разряду регистра 7,В математическом виде условиепоявления сигнала на выходе блока 19сравнения можно записать следующимобразом:С 60-2) = ОЛС 46 (3-(и) Р== Р 7( О-тЛ С 6(п 1 =1 2 4 10где Л - символ операции И, т.е. блок19 выполняет обычное поразрядноесравнение двух величин.В общем случае сигнал на выходе блока 20 сравнения появляется,15если выполняются следующие условия:четыре старших разряда счетчика 6равны "1", разряд 0 счетчика 6 равенразряду 0 регистра 7; разрядсчетчика 6 равен разряду 1 регистра 7;разряд исчетчика 6 равенразряду ш регистра 7,В математическом виде условиепоявления сигнала на выходе блока 20сравнения можно записать следующимобразом:. 6(0-(п), =Р 7 О-шАС б4 2 4 ут.е. блок 20 также выполняет пораэ- ЗО рядное сравнение двух величин,Блок 9 формирования сигналов чтения работает следующим образом.В исходном состоянии триггеры 26и 27 установлены в "0" (цепь начальной установки не показана). Низкиеуровни сигналов на прямых выходахтриггеров 26 и 27 закрывают соответственно элементы И 30,32 и приводятк появлению сигнала высокого уровня 40 на выходе элемента ИЛИ-НЕ 29, который, поступая на первый вход элемента И 31, открывает его для прохождения сигналов с делителя 28частоты. Делитель 28 частоты проре жнвает поступающие на него с входа13 сигналы синхронизации считывания и может быть реализован на обычном двоичном счетчике. Если на входблока с входа 13 импульсы поступаютс частотой Р, то на первом выходеделителя 28 частота равна Р/2, навтором выходе - Р/4, Через открытыйэлемент И 31 и элемент ИЛИ 33 навход узла проходит частота Р/4, т,е,при заполнении накопителя БЗУ менеечем на 1/2 считывание производитсяс минимальной скоростью. При заполнении накопителя БЗУ наполовину сигнал высокого уровня БФ:1/2, постудит со средней скоростью. Дальнейшее уменьшение степени заполнениянакопителя приводит к появлению сиг"кала БЖ.-1/2. Этот сигнал выдаетсяблоком анализа состояний буфернойзоны йри заполнении накопителя БЗУровно наполовину, Сигнал БФ=1/2 высокого уровня, поступая на первыевходы элементов И 22,33, открываетих. Сигнал чтения, проходя черезоткрытый элемент И 23, воздействуетна вход сброса триггера 26, сбрасывая его в "0". Появившийся вследствие этого на прямом выходе триггера26 низкий уровень сигнала закрываетэлемент И 30. Совпадение двух низкихпотенциалов на входах элементаИЛИ-НЕ 29 приводит к появлению на еговыходе сигнапа высокого уровня, который, поступая на элемент И 31, открывая его, Частота Р/4 с делителя28 частоты через элементы И 31 иИЛИ 33 поступает на выход устройства. Считывание данных из БЗУ, накопитель которого заполнен менеечем на половику, происходит с минимальной скоростью. Формул а изобретения 1. Буферное запоминающее устройство, содержащее накопитель, информационные вход и выход которого являются соответственно первым информационным входом и информационным выходом устройства, блок элементов И, выходы которого подключены к адресным входам накопителя, мультиплексор, выход которого подключен к первому входу блока элементов И, счетчик адресов записи, выход которого подключен к первому информационному входу мультиплексора, счетчик адресов чтения, выход которого подключен к второму информационному входу мультиплексора, регистр, инверсный выход которого подключен к второму входу блока элементов И, счетчик объема памяти, первый установочный вход которого; подключен к прямому выходу регистра, блок анализа загр;зки памяти, первый и второй вХвды которого подключены соответственно к выходу счетчика объема памяти и к прямому выходу регистра, первын элемент И, выход которого подключен к счет,ому входу счетчика адресов чтения н к входу вычитания счетчика объема памяти,5 1444893пая на первые входы элементов И 22,23 открывает их, Сигнал записи,опроходя через открытый элемент И 22,воздействует на установочный входтриггера 26, устанавливая его в "1".Высокий уровень сигнала с прямогоОвыхода триггера 26 и высокий уровень сигнала с инверсного выходатриггера 27 открывает элемент И 30. 10Возникший на выходе элемента ИЛИ-НЕ29 низкий уровень сигнала закрываетэлемент И 31. Частота Р/2 с делителя 28 через открытый элемент И 30и элемент ИЛИ 33 поступает на выход 15блока, т.е. при заполнении накопителя БЗУ более чем на 1/2, но менеечем на 15/16 считывание производитсясо средней скоростью. При заполнениинакопителя БЗУ более чем на,1/2 на 20первых входах элементов И 22,23 устанавливается сигнал низкого уровня,закрывающий их, При заполнении на"копителя БЗУ на 15/16 сигнал высокого уровня БФ=15 /16, поступая на первые входы элементов И 24,25, открывает их. Сигнал записи, проходя черезоткрытый элемент И 24, воздействуетна установочный вход триггера 27,устанавливая его в "1", Высокий уровень сигнала с прямого выхода триггера 27 открывает элемент И 32, Одновременно низкий уровень сигнала с инверсного выхода триггера 27 .поступаяна элемент И 30, закрывает его. Часто-З 5та Р с входа узла через открытый элемент И 32 и элемент ИЛИ 33 поступаетна вход узла, т.е. при заполнениинакопителя БЗУ более чем на 15/16считывание происходит с максимальнойскоростью.В результате считывания на БЗУстепень заполнения накопителя уменьшается. Вновь появляющийся сигнал высокого уровня БФ=15/16, поступая на 45цервые входы элементов И 24,25, открывает их. Сигнал чтения, проходячерез открытый элемент И 25, воздейст"вует на сбросовый вход триггера 27,сбрасывая его в "0". Появившийся Б 0вследствие этого на прямом выходетриггера 27 низкий уровень сигналазакрывает элемент И 32, Одновременновысокий уровень сигнала с инверсно"го выхода триггера 27 поступает навход элемента И 30, открывая его,Считывание данных из БЗУ, накопителькоторого заполнен менее чем на15/16, но более чем на 1/2, происхо4 ц 4893второй элемент И, первый вход которого является входам синхронизации записи устройства, выход второго эле- мента И подключен к входу режима ра 5 боты накопителя, к управляюшему входу мультиплексора, к счетному входу счетчика адресов записи и к входу сложения счетчика объема памяти, второй установочный вход которого подключен к синхронизирующему входу регистра и является входом импульса начальной загрузки устройства, второй вход второго элемента И подключен к выходу сигнала перепол нения памяти блока анализа загрузки памяти, выход сигнала освобождения памяти подключен к первому входу первого элемента И, информационный вход регистра является вторым информационным входом устройства, о т л и ч а ю щ е е с я тем,.что, с целью расширения области применения устройства за счет управления скоростью считывания данных из накопи теля, оно содержит блок формирования сигналов чтения, выход которого подключен к второму входу первого элемента И, первый вход блока формирования сигналов чтения является входом 0 синхронизации чтения устройства, второй и третий входы блока формирования сигналов чтения подключены к выходам сигналов частичного заполнения накопителя блока анализа загрузки памяти, четвертый и пятый входы блока формирования сигналов чтения подключены к счетным входам соответственно счетчика адресов записи и счетчика адресов чтения. 40 2. Устройство по п.1, о т л и ч аю щ е е с я тем, что блок формирования сигналов чтения содержит элементы И, триггеры, элемент ИЛИ-НЕ, де литель частоты и элемент ИЛИ, выход которого является выходом блока формирования сигналов чтения, первый вход первого элемента И подключен к первому входу второго элемента И50 и является вторым входом блока формирования сигналов чтения, первый вход третьего элемента И подключен к первому входу четвертого элемента И и является третьим входом блока формирования сигналов чтения, второй вход55 первого элемента И подключен к второму входу третьего элемента И и является четвертым входом блока формированич сигнал озз чтения Второй вход Второго элемента И подключен к второмувходу четвертого элемента И и является пятым входом блока формированиясигнала чтения, выходы первого и второго элементов И подключены соответственно к входу установки и к входусброса первого триггера, выход которого подключен к первым входам пятого элемента И и элемента ИЛИ"НЕ, выход которого подключен к первомувходу шестого элемента И, выходытретьего и четвертого элементов Иподключены соответственно к входуустановки и к входу сброса второготриггера, прямой выход которого подключен к второму входу элементаИЛИ-НЕ и к первому входу седьмогоэлемента И, второй вход которогоподключен к входу делителя частотыи является первым входом блока формирования сигналов чтения, первый ивторой выходы делителя частоты подключены к вторым входам соответст-венно пятого и шестого элементов И,выходы которых подключены соответственно к первому и второму входамэлемента ИЛИ, третий вход которогоподключен к выходу седьмого элемента И, третий вход пятого элементаИ подключен к инверсному выходу второго триггера, выход элемента ИЛИявляется выходом блока формированиясигналов чтения,3. Устройство по и.1, о т л и - ч а ю щ е е с я тем, что блок анализа объема памяти содержит первый и второй блоки сравнения, первый и второй элементы И-НЕ, группу элементов И-НЕ и элемент ИЛИ-НЕ, входы которого подключены к первым входам соответственно элементов И-НЕ группы, к входам первых групп первого и второго блоков сравнения и к входам первого элемента И-НЕ и являются первым входом блока анализа объема памяти, вторые входы элементов И-НЕ группы подключены к выходам вторых групп первого и второго блоков сравнения и являются вторымвходом блока анализа объема памяти, выходы элементов И-НЕ группы и выход элемента ИЛИ-НЕ подключены к входам второго элемента И-НЕ, выход которого является выходом сигнала освобождения накопителя, выход первого элемента И-НЕ является выходом1444893 сигнала переполнения накопителя, выходы первого и второго блоков сравнения являются выходами сигналов частичного заполнения накопителя. Значение разрядов счетчика 6 Значение разрядов регистра7 ДУсловие появления сигнала БФ=15/16 256 0 О 0 0 1 0 0 0 О 0 0 0 1 1 1 1 0 0 0 0 128 1 0 0 О 10 О О 0 0 01 1 1 1 0 О 0 641 0 О1 О О 0 0 О 1 1 1 .1 1 1 О 0 32 1 1О 1, 1 1 1 О 0 О 0 1 1 1 1 1 1 1. 0 гщГ Составитель С.Шустенкоактор И.Рыбченко . Техред И.Ходанич рректор Э.Лончаков Заказ 6511/54ВНИИП Подписно Тираж 5 осударственного комитета ССам изобретений и открытийква, Ж, Раушская наб., д 4/5 3035, И оизэодс Объемнакопителя