G11C 19/00 — Цифровые запоминающие устройства со ступенчатым движением информации, например сдвиговые регистры

Номер патента: 1661837

Опубликовано: 07.07.1991

Авторы: Зинин, Юдин

МПК: G11C 19/00

Метки: буферное, запоминающее

...данных в один из блоков памяти (на выходе элемента ИЛИ 30 сформируется сигнал высокого уровня - есть информация), то триггер 33 не переключится в состояние "Чтение", так как элемент И 14 заблокирован сигналом с прямого выхода триггера 33. В этом случае в систему сбора выдается информация с одного из блоков памяти (режим выборки накопителя блоков памяти установлен постоянно), которая установилась в нем при включении питания. Такой режим работы буфера будет продолжаться до тех пор, пока в буфер не будет загружен хотя бы один блок данных. По концу пачки Сх.Чт. на вход 36 устройства поступает сигнал КЧт., в качестве которого можно использовать любой сигнал синхронизации системы опроса, не попадающий в пачку Сх.Чт. Сигнал КЧт. через инвертор...

Номер патента: 1665405

Опубликовано: 23.07.1991

Авторы: Варшавский, Кондратьев, Романовский, Цирлин

МПК: G11C 19/00

Метки: асинхронный, кмдп-транзисторах, параллельный, регистр

...11 имеется низкий потенциал, на низкий потенциал, закрывающий транзивыходе элемента И-НЕ 10 управляющего стор 15 и открывающий транзистор 14 эле-. триггера 8 - высокий потенциал,а на выходе 45 мента 13, в результате чего на выходе элемента И-ИЛИ-НЕ 9 этого триггера - низ- последнего появится высокий потенциал кий потенциал, который поступает на вход (транзистор 16 этого элемента закрытвысоэлемента И-НЕ 12 и на его выходе имеется ким потенциалом с выхода элемента И- высокий потенциал, т,е. на выходе 22 реги- ИЛИ-НЕ 9), Таким образом, на обоих входах стра в начальном состоянии имеется высокий 50 элемента 12 появятся высокие потенциалы потенциал, свидетельствующий о готовно- с выходов элементов И-ИЛИ-НЕ 9 и 13, что сти регистра к...

Номер патента: 1672527

Опубликовано: 23.08.1991

Авторы: Зинин, Маслеников, Чибисов, Юдин

МПК: G11C 19/00

Метки: буферное, запоминающее

...с приходом сигнала Мг на входах 17 устройства нет упомянутого выше фиксированного кода, то на выходе дешифратора 15 формируется сигнал низкого уровня. Поступая на первый вход элемента И 14, он запрещает прохождение сигнала Мг на вход регистра 9. По переднему фронту сигнала Мг триггер 13 по С-входу установится в состояние "0", Возникающий на инверсном выходе триггера перепад сигнала иэ "0" в ")" поступает на вход синхронизации запи.с.и счетчика 7 адреса записи. В счетчик 7 иэ регис)рз В перепись 1 нается начальный ад 1672 2750 55 рес записи обойной группы Запись последующей информации начинается с этого адреса, Этот же перепад сигнала с инверсного выхода триггера 13 поступает на вход формирователя 11 импульсов. На ео прямом выходе...

Номер патента: 1674263

Опубликовано: 30.08.1991

Авторы: Варшавский, Кишиневский, Кравченко, Мараховский, Таубин

МПК: G11C 19/00

Метки: последовательный, регистр, сдвига

...тактах (3, 4 или 7, 8).Пусть на вход регистра поступает некоторый парафазный код (например, 01), в каждой из ячеек регистра хранится некоторая информация в коде О/4 на основных триггерах, пусть в 1-й ячейке это будет код 0111, а в и-й ячейке - код 1101, а все вспомогательные триггеры находятся в состоянии гашения 1111, На парафазном выходе регистра триггер из элементов 8, 9 выходно 18742 бЗго преобразователя хранит некоторый код (например, 10). На входе входного преобразователя. соединенного с выходом выходного преобразователя, - кад 00 и, следовательно, выход входного преобразователя находится в состоянии гашения 1111. На 1-й фазе синхронизации такты 1- 4) происходят передача информации из основного во вспомогательный триггеры и...

Номер патента: 1674264

Опубликовано: 30.08.1991

Авторы: Варшавский, Кравченко, Мараховский, Яккер

МПК: G11C 19/00

Метки: последовательный, регистр

...регистра висходное состояние источник информацииустанавливает на входе 18 начальной установки "О, при этом на выходе элемента 10устанавливается "1". Завершение начальной установки регистра не индицируется,поэтому длительность сигнала начальнойустановки должна быть не менее 4 г- максимального времени завершения переходныхпроцессов при начальной установке ( гвремя переключения элемента).Для пояснения работы регистра в самосинхронном режиме на фиг. 2 приведенывременные диаграммы для 3-разрядного регистра. Предполагается, что задержки элементов одинаковы и равны г , Врезультате записана информация 101, т,е.состояние ячеек 1-3 регистра соответственно 11110, 11110, 11110, В качестве входнойинформации источник последовательно записывает...

Номер патента: 1679556

Опубликовано: 23.09.1991

Авторы: Брайловский, Лазер

МПК: G11C 19/00

Метки: сдвигающее

...К В первом такте распределитель 3 переходит в состояние "1" и символ а 1 записывается в триггер 41,. в следующем, втором, такте символ а 2 записывается в триггер 42, а в (К)-м такде символ а (К) записывается в триггер 4(К). Далее по К-у такту в первый регистр 51 записываются символы а 1, аМ(и+2)1 с-и+ причем ак непосредственно с входа 1. Во второй регистр 52 эти символы запишутся в (21-1)-м такте. В р-й регистр символы запишутся в (рф)+1-м такте. В п) М-и+2-м такте слово а 1 аК появится на выходе (и)-го регистра 5(и). В (и к-и+1)-м такте по сигналу "лог.1" на п 1-м выходе распределителя 3 открывается к-я группа элемента ИИЛИ б и на выходе 7 появляется символ а 1. Одновременно в и-й регистр 5-и записывается слово а 2 аК В...

Номер патента: 1681336

Опубликовано: 30.09.1991

Авторы: Дворкин, Паремский

МПК: G11C 19/00

Метки: д-триггер

...приходе положительного фронта сигнала на входы элементов И-НЕ 4 и 6 на выходе элемента И - НЕ 6 появляется "О", а на выходе элемента И - НЕ 4 - состояние "1" сохраняется, в результате чего на выходе элемента И - НЕ 1 устанавливается "1", а на выходе элемента И - НЕ 2 - "0". При появлении "0" на входе 18 Р-триггера состояние на,выходах 14 и 15 сохранится.Таким образом, в динамическом О-триггере в первом режиме осуществляется установка по входам В и 5 и запись сигнала с входа 19( О) по переднему фронту положительного импульса на входе 18 (С).Во втором режиме обеспечивается прохождение сигнала. с входов 17 (3), 18 (С), 19 (О) и 20 (В) динамического О-триггера на его выход 0 (режим "прозрачности"),На входе 16 (Р) О-триггера...

Номер патента: 1686480

Опубликовано: 23.10.1991

Авторы: Брайловский, Лазер

МПК: G11C 19/00

Метки: сдвигающее

...С 0 О 0 0 0 0 0 0 О 0 1. ( - 1) + 2-и 0-0 0-0 О-С О-С 0-0 0 С п(1-)и(1,-1)ди(1-1)2 К 1 2 п(К)К и(К)+1 п 1 - 1)12 ОаКССССд 2 КС 0 0а(1;-)аК00 СО Од 2 Ь а 2 К 0-0 0-0 С-О 0-0 0"0 0-0 С-С 0-0 аг К-К2 п(1-и (1.-1)а. КИ(а)(Кхи(К);Ка 2 д 1;ид(1 с+2)а(К+ трипера. После (-1)-го такта на выходах триггеров 4,1,4,(К) устанавливается код а(К)а 1, Этот код и бит аМ с входа 1 по фронту импульса с М-го выхода распределителя 3 записывается в регистр 5,1. На выход каждого мультиплексора 6 передается сигнал с второго входа, так ак на (К+1)-м выходе распределителя 3 установлена логическая и 1", На выход 7 передается символ Ь 1 с К-го выхода регистра 5.п, Одновременно остальные мультиплексоры 6,16.(К) передают код Ь 2,Ь(К) на входы первых ступеней триггеров...

Номер патента: 1688286

Опубликовано: 30.10.1991

Авторы: Брайловский, Лазер

МПК: G11C 19/00

Метки: регистр, сдвига

...вход 1, тактовый. вход 2, распределитель 3, триггеры 4, коммутатор 5,Распределитель 3 может быть построен как счетчик с унитарным кодированием либо как счетчик и дешифратор. Коммутатор 5 может быть выполнен как логический элемент И-ИЛИ-НЕ либо как мультиплексор на ключах.Функционирование регистра на примере обработки входной последовательности логических переменных А 1, А 2,АК из начального состояния лег.О на выходах всех триггеров 4 поясняется таблицей, в которой показаны: состояния распределителя 3, входа 1, триггеров 4 и выхода 6. Распределитель 3 производит отсчет по модулю К импульсов на входе 2.По первому такту первый триггер 4 первой группы устанавливается в состояние а 1, а по К-му такту второй триггер 4 первой группы - в...

Номер патента: 1688287

Опубликовано: 30.10.1991

Авторы: Зозуля, Какурин, Янковский

МПК: G11C 19/00

Метки: регистр, сдвига

...и нулевом - на входе 11 после подачи очередных пяти импульсов сдвига получаем последовательность кодов 01010010, 00101001, 00010101, 00001011, 00000111. При дальнейшей подаче импульсов сдвига состояние регистра не меняется,При установке единичных сигнэлов на входах 11 и 12 сжатая информация выводится из регистра сдвигом вправо.При единичном значении сигнала на входе 11 и нулевом нэ входе 12 регистр работает в режиме уплотнения нулей вправо, На пэрэфазном последовательном входе 8 и 9 в режиме уплотнения нулей устанавливают соответственно единичное и нулевое значения сигналов, Вследствие наличия единичных сигналов на вторых входах элемента ИЛИ 4 и элемента И 2 всех разрядов замкнуты связи между инверсным выходом триггера 1 данного разряда...

Номер патента: 1691891

Опубликовано: 15.11.1991

Авторы: Несвоваль, Осипов, Полтавский, Серегин, Швец

МПК: G11C 19/00

Метки: буферное, запоминающее

...выходы которого являются соответствующими входами устройства, первый и второй адресные входы блока памяти подключены соответственно к выходам счетчиков адреса записи и считывания, вход счетчика адреса записи соединен с входом реверсивного счетчика, о т л и ч а ю щ е ес я тем, что, с целью увеличения информационной емкости и повышения надежности устройства, в него введены три элемента задержки, селектор, счетчик, мультивибратор, блок элементов И, формирователь импульсов, регистр, блок сравнения, первый вход которого соединен с выходом реверсивного счетчика, второй вход подключен к выходу регистра, а выход блока сравнения является выходом "Начало считывания" устройства, вход управления записью блока памяти соединен с входом счетчика адреса...

Номер патента: 1691892

Опубликовано: 15.11.1991

Авторы: Исаев, Константиновский, Мурафетов

МПК: G11C 19/00

Метки: буферное, запоминающее

...33 и далее сброс счетчика 20 нулевым выходом элемента И-НЕ 15.При поступлении следующего сигнала записи на вход 29 запись пакета информации в соответствии с состоянием триггера 3 будет проводиться аналогично описанному, но в первый блок памяти.Пусть темп записи будет. меньше, чем темп считывания, и за время одного запроса на запись возникает несколько запросов на считывание (фиг. 4), расположенных относительно записи произвольно. Рассмотрим этот режим.По сигналу записи на входе 29 и импульсу на входе 33 переключается триггер 9, разрешая запись в первый блок памяти. В момент прихода первого сигнала считывания на вход 30 переключается элемент И 7 и далее по сигналу с выхода элемента НЕ 8 - триггер 12, разрешая считывание "старой"...

Номер патента: 1691893

Опубликовано: 15.11.1991

Автор: Диденко

МПК: G11C 19/00, G11C 29/00

Метки: информации, контролем, сдвига

...сдвига информации вправо, на третий кь формации устройства. Эта группа слагаемых подается на первый вход блока 5 с входа 12 устройства. Вторую группу слагаемых образуют значения выходов блока 3 элементов И (на эти выходы поступают значения тех разрядоВ Входной информации устрОЙ- ства, которые должны быть выдвинуты в процессе выполнения в нем операции сдвига); Вторая группа слагаемых подается на втооой вход блока 5 с выхода блока 3 элементов. На третий вход блока 5 с выхода первого элемента И 7 подается сигнал, учитывающий четность вдвигаемых единиц при Выполнении в устройстве арифметического сдвига вправо. Этот сигнал равен единице оько В том суае, огда в устройстве выполняется арифметический сдвиг вправо на нечетное число разрядов...

Номер патента: 1695386

Опубликовано: 30.11.1991

Авторы: Брыч, Древняк, Костик, Шабалин, Яворский

МПК: G11C 19/00, H03K 5/06

Метки: задержки, цифровое

...данные по адресу, установленному на выходе блока, считываются с блоком памяти 3, 4,1 - 4,М и перезаписываются в соответствующие регистры 5.1 - 5.М, Таким образом, на отводах линии задержки устанавливается Выходная информация.С установкой тактового сигнала в уровень "0" блок 2 переходит В режим сумми, рования, блоки памяти 3 и 4.1-4.М - в режим записи, Выходные регистры 5.1 - 5.И - в режим считывания. На выходе, блока 2 уст-:,- навливается код, равный сумме кода с выхода счетчика 1 и кода задающего глубину задержки по входу 8, По адресу, установ" ленному на ВыхоДе блока 2, ВхоДная информация записывается в блок 3 памяти, информация с первого отвода, т,е. с выхода регистра 5.1 - в блок 4.1 памяти, информация с второго Отвода - в...

Номер патента: 1695388

Опубликовано: 30.11.1991

Авторы: Акимов, Виноградов, Галла, Макарова, Медведев

МПК: G11C 19/00

Метки: буферное, динамическое, запоминающее, оперативное

...памяти накопителя 5 формируются от Е. ГТИ, расположенного в блоке управления, а не от тактовой скорости Г информационных сигналов. Стробирование данных в первом блоке буферных регистров 4 производится, как и в верхнем диапазоне, т.е. один раз за время К/Е = К Т 1, где К = 6040 или 30); Т - тактовый интервал,Активизация выходов блока 4 буферных регистров производится только после стробирования данных, а период активизации равен одному периоду следования сигнала 34, Стробирование данных блоком 4 буферных регистров и активизация его выходов синхронизируется формирователем, расположенным в блоке.7 управления. Для чтения данных из накопителя 5 необходимо на адресные входы 30 устройства подать 14-разрядный адрес, после чего на вход 48...

Номер патента: 1695389

Опубликовано: 30.11.1991

Автор: Малюк

МПК: G11C 19/00

Метки: импульсов, сдвига

...импульсов на тактовом входе 7устройства. Этот единичный импульс черезэлемент ИЛИ 5 поступает на выход 8 устройства, В случае окончания входного импульсапо следующему отрицательному фронту такгового импульса О-триггер 2 устанавливается в исходное нулевое состояние.Если за время действия входного импульса вслед за отрицательным появляетсяположительный фронт тактового импульса,то по отрицательному фронту срабатываетО-триггер 2, а по положительному фронту -О-тригтер 1. На выходе элемента ЗАПРЕТ 4 появляется единичный импульс, синхронный и равный по длительности нулевому полупериоду тактовых импульсов, Вслед за этим на выходе элемента И 3 появляется единичный импульс, синхронный и равный по длительности единичному...

Номер патента: 1697119

Опубликовано: 07.12.1991

Автор: Андреев

МПК: G11C 19/00

Метки: информации, сдвига

...2 данных, а также с входа 7 записывается в накопитель 1 по тому же адресу.При достижении счетчиком 3 значения 2", где в - число адресов накопителя 1, записанная ранее информация последовагельно считывается, поступает на выходы 12 устройства из предыдущего разряда накопителя 1 и переписывается в последующий разряд, а информация с входа 7 устройства последовательно записывается на место ранее записанной,Задержка между параллельными выходами 12 устройства в данном режиме кратна значению 2.Для перевода устройства в режим задержки выборочных ИФ необходимо в момент начала очередной строки информации установить на входе 10 устройства код длительности Иф, равный нулю, а на входе 11 устройства - код интервала ИФ, равный отсчету положения на...

Номер патента: 1711233

Опубликовано: 07.02.1992

Авторы: Веселовский, Темнышев

МПК: G11C 19/00

Метки: буферное, запоминающее

...по входу43, Дальнейшая работа БЗУ осуществляется так же, как и в первом режиме.Разница заключается в том, что сигнал разрешения на выходе элемента ИЛИ 111 формируется при совпадении сигналовна выходах блоков 5 и 7 сравненияи при установленных в единичное состояние триггера 12 и в нулевое состояние триггера 13.2 оСигнал на выходе блока 5 сравненияпоявляется при совпадении старших разрядов регистров 1 и 3. Сигнал на выходе блока 7 сравнения появляется присовпадении кодов, поступающих на него 25с мультиплексоров 6 и 8, Мультиплексо-ры 6, 8 управляются кодом, поступающим из регистра 4 объема окна.1 а фиг,. 2 в качестве примера принято, что минимальный размер окнасоставляет 128 слов, максимальный -2048 слов, В мультиплексорах 6 и 8на фиг,...

Номер патента: 1714683

Опубликовано: 23.02.1992

Авторы: Антонов, Васильев, Кузнецов

МПК: G06F 11/00, G11C 19/00

Метки: информации, сжатия

...Цель изо.бретения - сокращение аппаратурных затрат. Устройство содержит гуппу из и триггеров и и двухвходовых элементов ИЛИ, соединенных таких образом, что путем подачи управляющего сигнала на шину управ- НФОР-: ления обеспечивается режим сдвигаинформации и режим сепарации логических слитель- единиц с группировкой их в сторону стар- вано для ших разрядов, 2 ил.триггера 1 группы поступает сигнал логиче- Ф о р м.у л а и з о б р е т е н и я ской единицы и устройство работает как Устройство для сжатия информации,сообычный, регистр сдвига. На информацион- держащее группу из и триггеров и группу из ный вход 3 синхронно с тактовыми импуль- иэлементов ИЛИ, причем информационсами, поступающими с тактового входа 6. 5 ный вход первого триггера...

Номер патента: 1714684

Опубликовано: 23.02.1992

Автор: Невский

МПК: G11C 19/00

Метки: буферное, запоминающее

...фиксируется единичным уровнем, который поступает с прямого выхода соответствующего триггера 4 первой группы на вход одноименного элемента И 5 второй группы. Зто обеспечивает. при считывании возможность: обращения только к регистрам; в которые уже зайесена информация.1 При чтении информации на вход 16 поступает сигнал чтения. С приходом сигнала чтения сигнал единичного уровня появляется на вЫходе первого элемента И 5 второй группы, так. как остальные элементы И 5 второй группы блокированы нулевыми уровнями, поступающими с прямых выходов предшествующих триггеров 6 второй группы, Сигнал единичного уровня с выхода первого элемента И 5 второй группы поступает на управляющие входы элементов И первого блока 2 и через элемент 14 задержки на...

Номер патента: 1721632

Опубликовано: 23.03.1992

Авторы: Волков, Гришин, Еременко, Капралов, Мадатов

МПК: G11C 19/00

Метки: реверсивный, регистр, сдвига

...принята равнОй задержке переключения вентиля из "1" в "0"; С - сигнал, подаваемый на вход тактового сигнала сдвига регистра; С, С, С- сигналы, сформированные из сигнала С на цепях 13 сдвига и фактически поступающие на входы тактового сигнала первой, второй и третьей ячеек памяти соответственно.Для всех временных диаграмм полагают, что на входах 18 и 19 находятся уровни логических "1".Сдвиг вправо (фиг, 2) осуществляется при 12="1", 11="0", При этом на выходе вентиля 7 всех ячеек памяти имеется уровеньлогической "1", т, е. вентили 7-1, 7-2 и 7-3 отключены и не влияют на работу регистра.Пусть состояние регистра до .сдвига вправо 100, т. е. выходы ячеек памяти установлены следующим образом: 5-1="1";5 - 2="0"; 5-3="0",Полагают, что на вход...

Номер патента: 1727175

Опубликовано: 15.04.1992

Авторы: Галкин, Квашенников, Шабанов

МПК: G11C 19/00, G11C 29/00

Метки: адресных, действия, коррекции, памяти, последовательного, сигналов

...выходе схемы отсутствует. Устройство работает в обычном режиме.При сбое в работе устройства на входы блока 3 сравнения поступают отличающиеся коды. С его выхода выдается сигнал несовпадения и при отсутствии сбоев регистра 1 адреса, которые контролируются схемой контроля четности 8, одновибратор 6 вырабатывает импульс.Длительность формируемого импульса определяется элементом 11 задержки. При наличии сигнала на установочном втором входе одновибратора 6, данный сигнал, после прохождения элементов ИЛИ - НЕ 10, задержки 11, поступает на вход элемента И 12 и является запрещающим, следовательно импульс, при поступлении сигнала с выхода блока 8 контроля четности, одновибратором 6 не формируется.Рассмотрим подробнее работу блока 5 элементов И...

Номер патента: 1737456

Опубликовано: 30.05.1992

Авторы: Барулин, Морозов, Наумов, Расторгуев, Рычагов, Терехов, Фоминых

МПК: G06F 12/00, G11C 19/00

Метки: запоминающее, стековое

...составляет17 байтов, Если адреса операндов в памятизанимают по 2 байта(что наиболее реально),то командный код для предлагаемого уст 40 ройства короче на 2 байта. Следовательно,предлагаемое устройство позволяет сократить время счета и длину командного кода,Рассмотрим пример использованияпредлагаемого устройства для организации45 циклов,Пусты - переменная цикла, К - верхнийпредел. При входе в цикл на вершину стекапомещают значение С, на следующий никний уровень - Й. При каждом повторении50 цикла, увеличивается на единицу и, если1 К, то управление передается на начало цикла, в противном случае со стека снимают двеверхние позиции, а управление передаетсяна следующую команду. При организации55 вложенных циклов на вершине стека располагаются...

Номер патента: 1755326

Опубликовано: 15.08.1992

Авторы: Квитка, Кожемяко

МПК: G11C 19/00

Метки: регистр, сдвига

...по модулю два при преобразовании параллельного кода с основаниемГ 2 в последовательный код, Об искажениикодовой комбинации свидетельствует наличие единичного сигнала на выходе 19 контроля, по которому также прекращаетсяпреобразование.Преобразование последовательногодвоичного кода или кода М 2 в параллельный код требует подачи последовательногокода на вход 10, начиная со старших разрядов, и подачи сигналов в шину 15 сдвигаодновременно с ними синхросигналов на вход 9. Предварительно необходимо к входу 8 регистра приложить логический сигнал,5 Преобразование при этом происходит потактно путем поразрядной записи сдвига вправо на один разряд информации в регистре, Заканчивается преобразование последовательного кода в параллельный в...

Номер патента: 1762319

Опубликовано: 15.09.1992

Авторы: Алеева, Соколенко

МПК: G11C 19/00

Метки: информации, сдвига

...17 имеют уровень логического О, сдвинутая информация со входов 15 через элементы И 22 по информационным входам ХО мультиплексоров 23 передается на информационные выходы 9 расширения устройства, разряды, в которых соответствующие сигналы по управляющим входам 17, имеют уровень логической 1, дополняются нулями с информационных входов Х 2 мультиплексоров 23.При правом логическом и арифмет:, ческом сдвигах в тех разрядах, в которых соответствующие сигналы по управляющим входам 17 имеют уровень логической 1, сдвинутая информация со входов 15 через элементы И 22 по информационным входам ХЗ мультиплексоров 23 передается на информационные выходы 9 расширения устройства, разряды, в которых соответствующие сигналы по управляющим входам 17...

Номер патента: 1765849

Опубликовано: 30.09.1992

Авторы: Боженко, Мешков

МПК: G11C 19/00

Метки: буферное, запоминающее

...а выход - к адресному входу блока 2,первый информационный вход которогоподключен к информационному входу 10 устройства, второй - к информационному входу триггера 3 и входу 12 задания режимаустройства, вход записи - к выходу элемента И 6, а первый выход - к информационному выходу 11 устройства, Прямой выходтриггера 3 подключен к информационномувходу триггера 4 и первому входу сумматора7, а инверсный - ко второму входу элементаИ 6, Прямой выход триггера 4 подключен ковторому входу сумматора 7, а инверсный -ко второму входу элемента И 6. Прямой выход триггера 4 подключен ко второму входусумматора 7, первому входу элемента И 5 ивыходу 13 запроса чтения устройства, а инверсный - к третьему входу элемента И 6.Выход элемента И 5...

Номер патента: 1774379

Опубликовано: 07.11.1992

Авторы: Дворников, Дерденков, Петров

МПК: G11C 19/00, G11C 27/04

Метки: аналогового, процесса, регистрации

...диапазона преобразования АЦП 1. В регистре 10 при этом фиксируется участок входного процесса, соответствующий моменту срабатывания блока 7 сравнения, причем начало этого участка начинается раньше момента срабатывания блока 7 сравнения на время задержки информации в регистре 3 (интервал Тпр, фиг,4)= за счет чего обеспечивается запись "предыстории" импульсного сигнала.Массив информации в регистре 10 оказывается зарегистрированным в оптимальном диапазоне, соответствующем максимальной амплитуде входного сигнала, ъе. в регистре 10 фиксируются коды с оптимальной разрядной группой, состоящей из семи соседних значений разрядов (в общем случае из Я разрядов), выбранных блоком 18 мульт.иплексоров.Выбор оптимальной разрядной группы для...

Номер патента: 1783581

Опубликовано: 23.12.1992

Авторы: Гриц, Мишин

МПК: G11C 19/00

Метки: буферное, запоминающее

...и мультиплексор 78, Информационные входы регистра 71 соединены с входами 18 загрузки блока 7, вход записи этого регистра 71 - с входом 19 синхронизации загрузки. Выходы регистра 71 подключены к входам второго дешифратора 75, стробирующий вход которого соединен с входом выбора мультиплексора 78 и вторым входом 23 блока 7, Выходы дешифратора 75 подключены к узлу 76 переноса, выходы которого явля5 10 15 20253035 4045 Устройсгво работает следующим образом, Сначала осуществляется загрузка, позволяющая настроиться на конкретные условия, Работа предлагаемого устройства при нулевом перекрытии во многом анало 50 гична работе известного устройства (2), так как вновь введенные элементы никакого изменения в работу не вносят. Поэтому далее...

Номер патента: 1805500

Опубликовано: 30.03.1993

Автор: Крыжановский

МПК: G11C 19/00

Метки: запоминающее

...обращении (при этом код адреса нулевой). В этом случае на выходе элемента 15 ЦЛИ 2 будет сформирован уровень логического нуля и задержанный элементом 13 задержки сигнал обращения не пройдет через закрытый элемент И 14 и не установит в ".1" триггер 6, но пройдет через открытый 20 элемент И 4 на выход 19 считывания и обеспечит считывание текущего кода регистра 7 сдвига информационный выход 15 устройства (практически без затрат времени). Если в очередном обращении считывается какой-то новый код, отличающийся отпредыдущего, то код адреса будет отличныйот нулевого и тогда сигнал обращения совхода 21 поступит через открытый элемент30 И 14 и установит в единичное состояние.триггер 6. В результате элемент И 8 откроется для прохождения с входа 21...

Номер патента: 1805501

Опубликовано: 30.03.1993

Автор: Цирлин

МПК: G11C 19/00

Метки: асинхронный, последовательный, регистр

...записан в ячейку памяти 1,1и на ее первом управляющем выходе 10,т.е. на выходе 16 регистра, появится значение "0", на его последовательных информационных входах 15.0 и 15,1 снова можетбыть выставлено значение "0", что инициирует рг пространение стирания информации в ячейках памяти 1, которое достигнет 30в этот раз ячейки памяти 1,6,Далее через последовательные информационные входы 15.0 и 15,1 регистра внего может быть послан третий разрядсдвигаемого кода, который достигнет ячей. ки памяти 1.4, затем снова инициированпроцесс стирания, который распространится до ячейки памяти 1,3 включительно и,наконец, записан четвертый (последний)разряд сдвигаемого кода, который достигнет ячейки памяти 1,2, после чего в ячейкепамяти 1.1 информация...