G11C 19/00 — Цифровые запоминающие устройства со ступенчатым движением информации, например сдвиговые регистры

Номер патента: 1184012

Опубликовано: 07.10.1985

Автор: Цирлин

МПК: G11C 19/00

Метки: асинхронный, регистр, сдвига

...ОСК 111 ку цд уцрЛВЛЯОЕМ ВЫХОДЕрс г:.с трд г, исхо;ном состоянии имет ттт;с с.ттс 1 1 ст тчыик ицформа Пт 11,сТ ПОМ 05 ГПТЬ ПЛ цфорЛШ 10 Н -в;Оцы 9 11 10 реистл ОчреццойДРЯ, Сст;тцЛС МОГ( КО,;а, т,Е, УСтдт, тс,От(5 Ие "10" или "01" этих ее элементов 2 или 3 зцачения "0" ипоследующая установка на выходе ееэлемецта 4 значения 1".Последнее приводит к тому, чтоцл выходе элемента 5 первой ячейки 1РЕГИСТРа (На ЕГО УПРаВЛЯЮЩЕМ ВЫХОДЕ11) появляется значение "0", получивкоторое источник информации устанавливает на информационных входах 9 и10 регистра состояние 00 т, чем вызывает стирание информации в первойячейке 1 регистра, В результате навыходах элемецтов 2 и 3 первой ячейки 1 регистра появится значение "1".Одновременно с этим...

Номер патента: 1211807

Опубликовано: 15.02.1986

Авторы: Овчинников, Скрипко

МПК: G11C 19/00

Метки: буферное, варианты, его, запоминающее

...в устройство и начала контроля четности) 50 и на прямой вход элемента 17-1 запрета, на выходе 42 которого формируется сигнал, поступающий на первыевходы триггеров 14-5, 14-6, 14-7,которые перебрасываются и на их 55 выходах формируются сигналы. Этисигналы поступают на первые входыэлементов И 16-4, 16-5 и 16-6, частично разрешая их, а также на ин 121807" зс версные входы злемен(тов запрета 17-3, 17-1 и 17-5 которые заире" щаются,1(роме того, сигнал с выхода триг" гера 1-2 поступает на вход элемен". та И 16-1 поэтому при поступлении на вход (1 сигнала ризЯка отсутствия ин(ормя 1 еи в накопителе) ня его выходе формируется сигнал по ступающий ня выход 30 узла (сигнал разрешения сравнения и перерасределения каналов) я также на инверсый...

Номер патента: 1234881

Опубликовано: 30.05.1986

Авторы: Брайловский, Ирмес, Лазер

МПК: G11C 19/00

Метки: реверсивный, регистр, сдвига

...18,15, 16, а при отрицательном значении синхросигнала - элементы 8, 23, 22. При записикода О в четный разряд, при положительном значении синхросигнала последовательно срабатывают элементы 21, 16, 15, а приотрицательном значении синхросигналаэлементы 21 и 23, 22. Для сдвига информации влево на управляющие входы 25 и 26 подаются соответственно О и 1. Входные сигналы. подаваемые в этом режиме на входы 30, 31 и 32, аналогичны сигналам, подаваемым на входы 27, 28 и 29 при сдвиге влево. При записи кода 1 в нечетный (четный) разряд при положительном значении синхросигнала последовательно срабатывак)т элементы 7, 4, 5 (8, 15, 16,), а при отрицательном значении 25 ЗО 35 40 45 50 55 синхросигнала - элементы 7, 6, 10 (18, 17, 20). При записи...

Номер патента: 1234882

Опубликовано: 30.05.1986

Автор: Романенко

МПК: G11C 19/00, H03K 27/00

Метки: распределитель

...устанавливаются в "О" (цепи установки в "О" не показаны),Входные импульсы, поступающие на первый вход 6, переводят триггеры 1 нсостояние "1", при этом первый входной импульс устанавливает в состояние "1" триггер первого разряда, второй входной импульс - триггер второго разряда и т.д. Каждый очередной 30входной импульс устанавливает в состояние "1" первый из триггеров, находящихся в состоянии "О".Входные импульсы, поступающие навторой вход 7, переводят триггеры 1в состояние "О", при этом каждыйочередной входной импульс устанавливает в "О" последний из триггеровнаходящихся в состоянии "1".Для обеспечения надежной работы 40распределителя необходимо, чтобы длительность входных импульсов была достаточной для переключения триггеров1 и не...

Номер патента: 1236554

Опубликовано: 07.06.1986

Авторы: Краснов, Петренко

МПК: G11C 19/00, H03K 27/00

Метки: распределитель, уровней

...При подаче сигнала низкого уровня на вход 5 на выходе второго элемента И - НЕ 4 первой ячейки памяти устанавливается высокий уровень, который поступает на первый вход первого элемента И - НЕ 3 и, учитывая, что в течение времени 1 - 14 на втором входе первого элемента И - НЕ 3 присутствует высокий уровень, также как и ка третьем его входе. В результате на выходе 6 устанавливается низкий уровень сигнала, который поступает на второй вход второго элемента И - НЕ 4 и в течение вре. мени 12 - 16 удерживается низкий уровень на выходе 6. Этот же низкий уровень сигнала поступает на первый вход второго элемента И - НЕ 4 второй ячейки памяти, в ре зультате на первый вход первого элемента И - НЕ 3 этой ячейки памяти поступает высокий уровень...

Номер патента: 1236555

Опубликовано: 07.06.1986

Автор: Протасеня

МПК: G11C 19/00

Метки: буферное, запоминающее

...управления распределителя 8 Ностм)Оть псгистр., дднньх с меньпими кода х 1 11.р.101 ,хслов, причем сигналы управления с блока6сравнения, соответствующего предыдущемурегиструданных, поступают на вход управления последующего регистра 1 данных.Таким образом, на регистр 1 данных,который является первым из регистров 1данных, содержащих меньшие регистры кодызаписанных ранее информационных слов, сигнал управления на вход управления не поступает. После этого в распределитель 8через вход записи поступает импульс сигна- Ола записи, который через открытые элементы И 13, соответствующие блокам 16 сравнения, которые выставляют на своих входахуправления уровень логической единицы сигнала управления, и через соответствующиеэтим блокам 6 сравнения...

Номер патента: 1238160

Опубликовано: 15.06.1986

Автор: Протасеня

МПК: G11C 19/00

Метки: буферное, запоминающее

...задержки элемента ИЛИ 2 плюс время задержки на формирование формирователем 1 сигнала записи импульса сигнала записи плюс время задержки на переключение любого триггера 14 плюс время задержки любого элемента ИЛИ 18 и плюс время задержки на блокировку первого 15 о 25 30 35 40 45 50 55 входа установки любого триггера 13 определяется допустимый предел рассогласования во времени относительно друг друга передних фронтов импульсов сигналов записи (по тактовым входам 26 устройства) соответствующих каждое слову в одной и той же параллельной серии информационных слов.Таким образом, от момента появления переднего фронта, опережающего, сигнал записи на каком-либо тактовом входе 26 устройства, до момента блокировки первого входа установки всех...

Номер патента: 1241287

Опубликовано: 30.06.1986

Авторы: Кондратьев, Самарский, Фирсов

МПК: G11C 19/00

Метки: буферное, запоминающее

...10/2 СС.После этого содержимое счетчика модифицируется на "-1" и становится равным 01/2 СС, одновременно иэ блока оперативной памяти 2 считывается адрес, соответствующий строке буферной3 1241287 памяти, активность которой равна 10/гсс.Если во втором такте сравнения не происходит, то в конце данного такта триггер 10 обращения к оперативной памяти и триггер 11 обращения также, как и в предыдущем такте, уста 11 11на вливаются в 0В третьем такте проверяется адрес блока 2 оперативной памяти , рас пол о О женной в строке , активность которой равна О 1 / 2 СС , а значение счетчика 1 4 после модификации становится равным оо / гсс .И если сравнение не производится , 1 5 то в четвертом такте проверяется последний непроверенный адрес блока 2...

Номер патента: 1241288

Опубликовано: 30.06.1986

Авторы: Антоненко, Околотенко

МПК: G11C 19/00

Метки: буферное, запоминающее

...в нулевое состояние, а триггер 4 - в единичное. На выходе элемента ИЛИ-НЕ 3 в это время сохраняется единичный потенциал, определяемый сигналами низкого логическогоуровня на информационных входах 6устройстваПосле переключения триггера 4 уровень логической единицы 25с его прямого выхода открывает элементы И 1, подготавливая устройствок записи входной информации. Входнаяинформация параллельным кодом поступает на входы 6 (на входы элементов И 1). При этом соответствующиеразряды регистра 2 устанавливаютсяв единичное состояниеС появлениемпервого кодового импульса на выходеэлементов И 1 элемент ИЛИ-НЕ 3 переключается в нулевое состояние, ас окончанием последнего - в единичное. 88 2Одновременно с окончанием отрицательного импульса на...

Номер патента: 1246138

Опубликовано: 23.07.1986

Автор: Шилинговский

МПК: G11C 19/00

Метки: запоминающее

...следующий разрядначального кода, который являетсятретьим разрядом выбранного числа.После проведения исдвигов путем подачи и- тактовых импульсов,где и-разрядность хранимых в устройстве чисел, на выходе 8 устройствасформируется и разрядов выбранногочисл:а,Затем снимается возбуждение с адресного входа 7 устройства, На выходе8 устройства установится уровень логического нуля, так как снимаетсявозбуждение со всех выходов П 1 И 5 иРследовательно с второго входа соответствующего элемента И 3,Б качестве начальных кодоМ используются и-разрядные числа Х=(Х,.Х) которые принадлежат различтьым циклам д(е), на которые разбиИвается множесво 2 и-разрядных чисел оператором С. Оператор С определяется следующим образом(Х Х,Х,Х) С= (Х,ХХ.Х, ),Х е Ог...

Номер патента: 1249584

Опубликовано: 07.08.1986

Авторы: Качков, Кондратьев, Пыхтин, Самарский, Фирсов

МПК: G11C 19/00

Метки: буферное, запоминающее

...данные считаны из опе. ративной памяти (а); на управляющем входе 23 задана микрооперация записи в память и информация из ячейки, в 1 О которую производится запись, находится в накопителе 3, т.е. на выходе блока 6 появилась "1" (б); задана микрооперация чтения из памяти и триггер 13 находится в "0" (в),.В слу чае (б) и (в) запись производится соответственно по импульсам ТИ 4 и ТИ 2 на синхровходе 18 устройства.Шифратор 1 формирует сигналы для управляющих входов мультиплексора 10 в соответствии с таблицей,Входы шифратора 11 Значение сигнала Выход триггера 13 1 0 0 Х Выход триггера 28 1 1 0 Х Рассмотрим работу устройства на примере выполнения микрокоманды, в которой заданы следующие действия: чтение одного операнда из блока 43,40 чтение...

Номер патента: 1251181

Опубликовано: 15.08.1986

Авторы: Лупиков, Маслеников, Спиваков

МПК: G11C 19/00

Метки: буферное, запоминающее

...для этого элементы ИИЛИ 21 выходные разрядные сигналы счетчика 18 адреса записи. Запись данных в блок 1 памяти производится сигналом на входе 7 управления устройства. Одновременно этот сигнал поступает на вход одновибратора 11 блока 9 селекции признаков. Одновиб3 125ратор 11 формирует по заднему фронтупоступающего на него сигнала короткийимпупьс, который проходит через открытый элемент И 12 и элемент ИЛИ 13на выход блока 9. Этот сигнал, поступая на второй вход блока 5, производит модификацию содержимого счетчика18 адреса записи (добавляется единица) и счетчика 20 объема (добавляется единица) Запись последующих ин- ОФормационнъх посылок производитсяаналогично до тех пор, пока на второмвыходе управления блока 5 Формирования адреса...

Номер патента: 1256095

Опубликовано: 07.09.1986

Авторы: Бойко, Панасенко

МПК: G11C 19/00, H03M 9/00

Метки: буферное, запоминающее

...на вход блока 2 и на один из входов элемента И 17, на на второй вход которого поступает сигнал с выхода блока 18, при этом на выходах 32 и 33 присутствуют сигналы, запрещающие соответственно дальнейшую запись (считывание) в (из) накопитель 1 информации как последующих разрядов информационного кода, так и информационных кодов вообще. Сигнал на выходе 33 сигнализирует о том, что число информационных кодов, заданное входной шиной 26, записаноГсчитано) в (из) накопитель 1, По1256095 1 О 15 20 25 30 35 40 45 50 55 следующее считывание (запись) из (в) накопителя 1 возможно только после подачи сигнала обращения на вход 26,Последовательность ввода и вывода информации в (из) накопитель 1 определяется управляющими сигналами на входах 22; 30, 23 и...

Номер патента: 1257704

Опубликовано: 15.09.1986

Авторы: Гриц, Зинин, Лупиков, Чибисов

МПК: G11C 19/00

Метки: буферное, запоминающее

...его в состояние (нет сбоясинхронизации).В режиме чтения на входе 19 устройства сигнал "Сх.зап," имеет низкий уровень, Низкий уровень этого сигнала, воздействуя на управляющие входы коммутатора 2 и блока памяти 1, подключит к адресным входам накопителя выходы счетчика 4 и переведет накопитель в режим чтения, Одновременно низкий уровень этого сигнала через 3 1257704зации), Сигналы на входах 19 и 20разнесены во времени.1Врежиме записи на информационный вход блока 1 памяти накопителяпоступает телеметрическое слово ввиде параметра и идентификатора (номера канала), Одновременно на вход19 устройства поступает сигнал синхронизации записи "Сх, зан," высокого0уровня. Высокий уровень на входе 19,действуя на управляющие входы коммутатора 2 и блока...

Номер патента: 1259337

Опубликовано: 23.09.1986

Автор: Цирлин

МПК: G11C 19/00

Метки: асинхронный, регистр, сдвига

...значение "О", Все эти процессы, так же, как и в случае четных ячеек 2, имеют длительность 2Далее снова параллельно переключаются все четные ячейки 2 регистра, при этом в четвертой и восьмой ячейках 2 информация стирается, во вторую ячейку 2 записывается информация, установленная на информационных входах 6 и 7 регистра в ответ на значение " 1" на его управляющем выходе 11, а в шестую ячейку 2 переписывается информация иэ пятой ячейки 1. Эти процессы также имеют длительность 27Затем снова происходит параллельное переключение всех нечетных ячеек 1 регистра, при этом в первой и пятой ячейках 1 информация стирается, а в третью и седьмую ячейки 1 переписывается информация из второй и шестой ячеек 2 соответственно. Таким образом, регистр...

Номер патента: 1261012

Опубликовано: 30.09.1986

Авторы: Гриц, Зубцовский

МПК: G11C 19/00

Метки: буферное, запоминающее

...параметров). Таким образом, устройство работает В следующих режима: зпись с упякоггкоЙ. Пяись упакованных па- )3)Строя и чтение упакованных параметров.Режим записи с уггяковкой Вьгполняется при наличии единично:о сигнала на первом выходе триггера О, сиг ля, соответстевШего режиму записи для накопителя 1, н входе 26 признака операции и заявки на запись на входе 24. Входная информация поступает по Входнь:м шинам 7. Каждая заявка на запись изменяет содержимсе счетчика 16 уг)акованных параметров, что обеспечивает последовательное формирование сигналовв на выходах логического блока 11.акое формирование сипалов на выходах .П)гических блоков позволяет осуществлять сдвиг входной информации из секции С, В сскггик ), и одновременно подавать в...

Номер патента: 1262573

Опубликовано: 07.10.1986

Авторы: Лопато, Подгорнов, Шостак, Шпаков, Шумейко

МПК: G11C 11/4063, G11C 19/00, H03K 5/00 ...

Метки: кода, маски, формирования

...второй группы и т.д.На выходах блоков мультиплексоровпоследней группы Формируется выходной код маски вида 111000 примаскировании младших разрядов иливида 000111 при маскированиистарших разрядов. Число .нулей и едчниц в коде маски определяется кодомусловия маски на входах 7.Пусть, например, на входы 7 поступает код 01 00 10. а на вход 8 код О.На управляющих входах блока мультип-лексоров первой группы код 01. Навыходах блока мультиплексоров первойгруппы сформирован код 1110 в соответствии с второй строкой таблицы,на выходах блоков мультиплексороввторой группы - код 1111 11111111 0000, а на выходах блоков мультиплексоров третьей группы - 64-разрядный код, в котором слева 46 единиц, а справа 18 нулей.Если на вход 8...

Номер патента: 1264242

Опубликовано: 15.10.1986

Автор: Пешев

МПК: G11C 19/00, H03K 5/00

Метки: регистр, сдвига

...510 20 25 30 35 40 45 50 55 4 второй ячейки регистра, затем элементы 1 первой и второй ячеек памяти.По сигналу "0" на выходе элемента 1 второй ячейки происходит переключение в единичное состояние третьей ячейки и в нулевое второй.Такое состояние регистр сохраняет до спада тактового импульса, после чего происходит переключение элементов 1 и 2 второй ячейки памяти иокончание процесса сдвигаДля реализации функций счета,распределения импульсов или делениячастоты на вход 8 подают "0",в первую ячейку записывают "1", в другие"О", а на вход 5 подают последовательность импульсов,Первый импульс переключает вторую и первую ячейки памяти соответственно в единичное и нулевое состояние. При этом на выходе 9 первойячейки происходит Формирование...

Номер патента: 1269210

Опубликовано: 07.11.1986

Авторы: Быков, Гусаков, Корягин

МПК: G11C 19/00

Метки: мдп-транзисторах, регистр, сдвига

...логическая едиципа. На интервале времеци Т 5 открываются транзисторы 4, 7 четных логических элементов, ца выходе 15 второго логического элемента устанавливается логическая едиципа, которая поступает ца затворы транзисторов 2, 5 первого логического элемецта. Таким образом ицверторы второго и первого логических элемецтов ца ицтервале Т 5 образуют триггер. На интервале Тб так же, как и на интервале ТЗ, закрыты транзисторы ключей с)сех логических элемецтов. Г 1 ри этом за счет сохрацеция заряда ца затворах транзисторов 2 и 5 ииформапия це теряется. В следующем периоде ца ицтервале Т 1 открыты транзисторы 3, 4, 6, 5 третьего логического э селецта, а ца ицтервале Т 2 открыты транзисторы 2, 4 и 7 данного логицеского элемента. При этом...

Номер патента: 1272357

Опубликовано: 23.11.1986

Автор: Протасеня

МПК: G11C 19/00

Метки: буферное, запоминающее

...повторяет на своем втором выходе код номера информационного слова и номера входа 5, поступающие по входу 39, а на первом выходе - значение разряда маркера занятости, поступающее на вход этого регистра 26 через одноименный элемент 28 задержки с входа 40.Соответствующий формирователь 33 формирует прямоугольный импульс считывания (уровень логической единицы), передний фронт которого задержан относительнопереднего фронта импульса сигнала на входе 1 на время блокировки всех регистров 26, а задний фронт которого совпадает по времени с задним фронтом этого же импульса. После блокировки всех регистров 26по импульсу с выхода формирователя 33 в каждом элементе 27 сравнения в одноименной входу 1 группы сравнивается код номера информационного слова...

Номер патента: 1277213

Опубликовано: 15.12.1986

Авторы: Бондарович, Корниенко, Сержанович, Силин, Супрун, Хоменя

МПК: G11C 19/00

Метки: буферное, запоминающее, многоканальное

...либо когда магистраль 34 (35,36, налов подаются сигналы, по которым37) данных предоставляется в распоря- указанная информация поступает нажение внешних (по отношению к дан группы выходов регистров 1 и 3 соотному) устройств для обмена информа- . ветственно. Состояние сигналов нации.управляющих входах 42,43,46 и 47Кодыбезразлично, на управляющие входыоды управления блоком 5 (6,78), ,45 48 и 50 с8 и 50 устройства подаются сигпоступающие на его первый, второй иналы низкого уровня, на управляющиетретий управляющие входы повторите- ЗО влей 25 26 33 (27 28 входы 44 и 49 сигн "ы высокогои , и 33), (29,30уровня, обеспечивающие передачу информации с группы выходов регистра 1ме указаны на дешифраторе 56 (фиг.4), на группу выходов...

Номер патента: 1278979

Опубликовано: 23.12.1986

Автор: Лупиков

МПК: G11C 19/00

Метки: буферное, запоминающее

...цз втором выходе 4 управления устройства К)является высокий уровень сигнала, свиете.,ьствую)ций о том, что устройство выполняет оцерзцио чтения блока данных, Следут отплыть. по в это время устройство способно удовлетворять и запросы ца запись дзцных. Дно)зре,)енно с этим по переднему фронту сигнала нз выходе трипера 12 через открытый Второй элсмент И 21 одновибратор 22 формирует сигнал, который воздейству(т цз вторыс входы элементов И-ИЛИ 26 и но;(клю)з(т к адрегцым входам цакопите 1 я 25 Выходные сг:злы счетчика 5 адрес:1 чт(1 я. Осз)ш(твляется чтение данных из цзкоит;ля 25 цо адресу, сформированному цз (;е 1 к 5 11,(реса чтения ца ньходньс нформзционнь)с выходы 3 устройства. По перел(е 1) )Оц, сигнала на выходс окцовиопзтопз 22 зз...

Номер патента: 1278980

Опубликовано: 23.12.1986

Авторы: Лупиков, Маслеников, Спиваков

МПК: G11C 19/00

Метки: буферное, запоминающее

...опрос состояния одного из своих входов. Если на соответствующем входе есть сигнал-условие, то элемент ИСКЛЮЧА 10 ЩЕЕ ИЛИ изменяет значение младшего разряда адреса следующей микрокоманды. Блок 7 управления может быть также выполнен любым другим образом, реализующим алгоритм, приведенный на фиг. 4, - например, микропрограммный автомат.При записи блок 1 памяти объема информации, соответствующего определен ной ранее длине блока, на выходе переполнения счетчика 5 появляется сигнал, поступаюгций в блок 7 управления на один из входов мультиплексора 50. Блок 7 управления формирует сигнал, который через элемент ИЛИ 22 поступает на вход счет чика 5, осуществляя запись в него значения длины блока из регистра 31. Если блок 2 памяти свободен...

Номер патента: 1278981

Опубликовано: 23.12.1986

Авторы: Белоус, Зубцовский, Лупиков, Маслеников, Спиваков

МПК: G11C 19/00

Метки: буферное, запоминающее

...информации. Источник прекраает вьдачу информации на запись в БЗУ, блок 1 памяти устанавливается в режим чтения, и приемник считывает первое слово информации. Приняв первое слово информации, приемник формирует сигнал, который поступает на второй управляющий вход 15 устройства, через элемент ИЛИ 7 на счетный вход первого счетчика 4 адреса и уменьшает его содержимое на единицу, поступает на первый триггер 8 и устанавливает его, а также на первый вход элемента И 6, второй вход которого соединен с выходом блока 5 котполя, сигнал на выходе которого формируется в случае обнаружения ошибки при считывании информации из БЗУ и устанавливает триггер 9 при появлении сигнала на входе 15.При считывании последнего слова из памяти на управляюнкм вь;ходе...

Номер патента: 1280453

Опубликовано: 30.12.1986

Авторы: Мыскин, Страхов, Торгашев, Чугунов

МПК: G11C 11/00, G11C 19/00

Метки: буферное, запоминающее, многоканальное

...9, 10 и 11 В регистровую оперативную память загружаются номер страницы, адрес первого слова в странице и число слов в странице, которые поступают через регистр 2 входной информации, через регистры 5-7, сумматоры 12 и 13 в соответствии с управляющими сигналами канала на выходах 20, 21 и 22 регистра 14, а также в соответствии с кодом адреса, поступающим иэ канала чет.е. должно выполня;ься соотношение 2 ъ Я,где И - число каналов,К - число разрядов адреса блоков 9, 10 и 11.Устройство работает следующим образом,Рассмотрим работу одного канала,так как остальные работают аналогично.С приходом сигнала обращения от канала дешифратора 16 приоритетов выбирается направление соответствующего канала в регистрах 2, 14 и 15. На входы регистра 14...

Номер патента: 1280456

Опубликовано: 30.12.1986

Автор: Ланцов

МПК: G11C 19/00

Метки: буферное, запоминающее

...него данных и программу их обработки, В соответствии с программой вывода на выходах 32, и 32 формируется выходной кадр информации.Работа устройства в режиме записи.Приемом входного кадра информации управляет блок 21. Состояние блока 21 определяется сигналом Т на входе 27, характеризующим незанятость входа 25, первым разрядом М маркера, поступающим по входу 25 на вход элемента И-НЕ 85 (фиг.3), меткой Х последнего звена маршрута, поступающей на вход элемента И-НЕ 81,признаком, поступающим на вход дешифратора 87 со входа 25,и совпадением адреса, поступающего на вход блока 77, с адресом на входе 28. При совпадении этих адресов и при появлении общего признака установки связи Т М,Х=1 на выходе элемента И-НЕ 81 вырабатывается состояние "0",...

Номер патента: 1280457

Опубликовано: 30.12.1986

Авторы: Веселовский, Гриц

МПК: G11C 19/00

Метки: буферное, запоминающее

...3 слово поступает на входы24 в сопровождении сигнала "ЗаявкаЗАГР" на входе 28 и адреса ячейкипамяти 2 и 3 "Адрес ЗАГР" на входах23. Сигнал "Заявка ЗАГР" проходит через элемент И-ИЛИ 41 и устанавливаеттриггер 44 в состояние, разрешающееформирование сигнала выбора блоков2 и 3 памяти (РВ 2 на один из выходов(35) блока 18 управления режимом). 35Одновременно на выходе 37 блока 18,к которому подключен выход триггера40, появляется сигнал "Зап/Чт 2", разрешающий запись в ячейки памяти блоков 2 и 3. В режиме загрузки загружаются также регистр 8 смещения постолбцам и регистр 9 смещения построкам. Загрузка регистров 8 и 9осуществляется путем подачи на информационные входы этих регистров кодов 45смещения по столбцам и строкам повходам 22 и сигнала...

Номер патента: 1280458

Опубликовано: 30.12.1986

Автор: Лупиков

МПК: G11C 19/00

Метки: буферное, запоминающее

...выдаче передатчиком информационного слова сигнал сопровождения по входу 6 через элемент 21 И-НЕ сбрасывает в нулевое состояние триггер 17 и устанавлив 3 12804 ет в единичное состояние триггер 18.Задержанный на элементе 24 задержки повторный сигнал сопровождения спрашивает элемент 20 И. В случае правильного информационного слова триггер 17 не устанавливается в единичное состояние, а само слово записывается в блок 1 памяти аналогично описанному, Если и повторное информационное слово имеет неправильную 10 четность, вновь устанавливается триггер 17 в единичное состояние и на выходе 13 управления появляется запрос повторной записи, Сигнал сопровождения очередного повторения ин формационного слова через элемент 21 И-НЕ устанавливает в...

Номер патента: 1283850

Опубликовано: 15.01.1987

Авторы: Богданов, Лупиков, Спиваков

МПК: G11C 19/00, G11C 7/00

Метки: буферное, запоминающее

...установки триггеры 22 и 23 и счетчик 26 устанавливается через элемент ИЛИ 21 в нулевое состояние. Первый же запрос на запись по входу 7 управления устройства через открытый элемент И 25 установит триггер 22 в единичное состояние, тем самым разрешается прохождение через элемент И 24 на счетчик 26 импульссв с генератора 28, Иа дешнфраторе 27 выделяется состояние счетчика 26, определяющее допустимую задержку информации в блоке 1 памяти. Выходной сигнал дешифратора 27 устанавливает в единич12838 20 25 30 35 3ное состояние триггер 23, сигнал с прямого выхода которого поступит на дополнительный вход элемента ИЛИ 11 и на первом выходе 15 управления устройства сформируется запрос за чтением информации. Если же до момента появления сигнала...

Номер патента: 1283856

Опубликовано: 15.01.1987

Авторы: Дейнеко, Какурин, Кирьяков

МПК: G11C 19/00, H03M 7/00

Метки: реверсивный, регистр, сдвига

...на К-входах1 К-триггеров этих разрядов устанавливается нулевое значение,3 12838Как только содержимое регистра будет соответствовать сжатой кодовой комбинации, т,е. когда все единицы исходной информации будут расположены плотно справо или слево, на выходах преобразователя 1 (при уплотнении кода вправо) или преобразователя 2 (при уплотнении влево) сформируется сигнал, который через элементы ИЛИ 3, И 6 и ИЛИ 5 (при уплотнении вправо) Я или через элементы ИЛИ 4, И 7 и ИЛИ 5 (при. уплотнении влево) запретит прохождение импульсов сдвига на вход 23 синхронизации регистра.Нулевой сигнал с. выхода 19 эле мента ИЛИ 5 служит сигналом готовности регистра сдвига к приему и сжатию следующей информации.Отметим, что при уплотненном коде вправо...