G11C 19/00 — Цифровые запоминающие устройства со ступенчатым движением информации, например сдвиговые регистры

Номер патента: 1339657

Опубликовано: 23.09.1987

Автор: Климов

МПК: G11C 19/00

Метки: регистр, сдвиговый, универсальный

...могут быть любые сигналы.Рассмотрим работу ячейки при йодаче импульсов на счетный вход 42 Т. Первый поданный на вход Т импульс коммутируется на первый выход (расположен вверху) ключа 29, поступает на вход Я триггера 28 и переключает его в состояние "1". На выходах 48 и 49 ячейки и, следовательно, на входах Ч,Ч ключа 29 происходит изменение сигнала управления со значений соответственно "0" и "1" на значения соответственно "1 и "0", при этом ком 5 1 О 15 20 25 30 35 40 45 50 55 мутация первого импульса прекращается. Второй поданный на вход Т импульскоммутируется на второй выход (расположен внизу) ключа 29, поступает навход К триггера 28 и переключает егов состояние "0", при этом изменяютсясигналы на входах Ч,Ч ключа 29, врезультате чего...

Номер патента: 1341641

Опубликовано: 30.09.1987

Авторы: Блудов, Прохоров

МПК: G11C 19/00

Метки: запоминающее

...поступают в блок 5, на информационные входы демультиплексоров 17 и 18 соответственно. На управляющие входы демультиплексоров подается код от шифратора 7. При р =0 (строка начинается в блоке 15) выходное слово блока 15 через демультиплексоры 17 и элементы ИЛИ 19 поступает на регистр 21, где и сдвигается влево на число разрядов, соответствующее адресу начального бита. Аналогично выходное слово блока 16 через демультиплексоры 18 и элементы ИЛИ 20 поступает на регистр 22. Параметр сдвига поступает на управляющие входы регистров 21 и 22 с выхода регистра 2 адреса начального бита. При р =1 (строка начинается в блоке 16) выходное слово блока 16 через демультиплексоры 18 поступает на элементы ИЛИ 19 и далее на регистр 21. Выходное слово блока 15...

Номер патента: 1345260

Опубликовано: 15.10.1987

Авторы: Носов, Сидоров

МПК: G06F 11/16, G11C 19/00

Метки: контролем, коррекцией, регистр

...то самостоятельнов,алгоритмическое состояние он невойдет. 30Алгоритмические состояния следующие: во всех разрядах 0; во всехразрядах 1; остальные 18 состоянийпредставляют собой две пачки - однаиз единиц, другая из нулей, причем35длина пачки может быть от 1 до 9 ив сумме они всегда составляют 10.Таким образом, между разрядами существует не более одного перехода из1 в О либо из 0 в 1. Любая из 1004-х 40неалгоритмических комбинаций содержит3 или больше пачек и поэтому будет 2или больше переходов из 1 в О, либоиз 0 в 1, между соседними разрядами.Равнозначность или неравнозначностьсостояний двух соседних триггеровпосле очередного сдвига легко определяется с помощью двухвходовогосумматора по модулю 2.В 10-разрядном регистре необходи...

Номер патента: 1348909

Опубликовано: 30.10.1987

Автор: Арутюнян

МПК: G11C 19/00

Метки: n-разрядный, единичного, кода, регистр, сдвига

...устройство имеет 3 шины 10,1 - 10,3 управления кодами,При подаче отрицательного импульса по шине 7 ца выходах элементовИ-НЕ 1,2; 11,5; 11.8; 11,11; 11,14;11,17; 1120; 1,23 появляется потец 11 11циал О, я на выходах элементовИ-НЕ 11,3; 11,6; 11,9; 11,12 11,15;11,18; 11;21; 11,24 - потенциал ,т,е, КЯ-триггеры устанавливаются ннулевое состояние,При подаче 11011 на шинн 10,1 - 10,3выбора режима работы регистр работает в обьггцом режиме сцни, а сдицичного кода при поступлении коротких положительных импульсов по входнойшике 7, т,еразряды регистра поочередно переходят н единичное состояние.Когда на шинах 10,1-10,3 управления кодами присутствует код 100, то по поступлении первого импульса по входной тактовой шине 7 в единичноесостояние переходят...

Номер патента: 1352535

Опубликовано: 15.11.1987

Авторы: Захаров, Краснянский

МПК: G11C 19/00, G11C 29/00

Метки: самоконтролем, сдвига

...1 = 1 переписывается в ячейку с номером 0 модуля памяти 1 з и т,д, В п ш-м тактепервый бит при ТИ 1 = 0 считываетсяиз модуля памяти 1 , положительнымФронтом тактового импульса ТИ 2 переписывается в БТ 5и поступает навыход устройства. Второй бит информации во втором такте записывается вячейку с номером 1 модуля памятив (и+2)-м такте - в БТ 3 и с еговыхода в ячейку с номером 1 модуляпамяти 1 и т,д. и в (пш+1)-м тактепоступает на выход устройства; и-йбит информации в указанном выше порядке последовательно проходит ячейки с номером пмодулей памяти 1 ив (пт + и)-м такте поступает навыход устройства. Затем указанныйпроцесс продвижения информации поячейкам модулей памяти 1 -1 повторяется,Таким образом, на выходе реализуется Функция...

Номер патента: 1354249

Опубликовано: 23.11.1987

Авторы: Варшавский, Кондратьев, Кравченко, Цирлин

МПК: G11C 19/00

Метки: асинхронный, параллельный, регистр

...элемента0 у и р ав -л яющег о тр г г е р а 8 и значения " 0и а выходе е г о ин в е р т ор а2 1 т , е .н а управляющем в ь 5 х оде0 регистра,ч т о свидетельствует о б окончаниипереходньгх процессов при записи кодав регистр и установки парафазиого кода иа соответству 5 сщих выходах ячеек1-3 памяти.После этого произвольным образоммогут изменяться сигналь иа информа". ционных входах 17- 19 ячеек 1-3 памяти с тем, чтобь; к моменту следу 5 вщей записи кода в регистр на этих входах были устав;.овлены значения соответствующие разряцам записываемого кода. Перед новой записью ,ода ре,истр должен быть возьрзщен в исходное состояние. Перевод регис 1 ра в исходное состояИе ос щзс 1 вл 51 ется ПОда". й 355 ачеиия "О" на его упраяп 5 ющий вход б, Это...

Номер патента: 1355998

Опубликовано: 30.11.1987

Авторы: Огранович, Простаков, Простакова, Раисов

МПК: G11C 19/00, G11C 29/00

Метки: самоконтролем, сдвиговое

...И 10 по второму входу,В зависимости от потенциала на шине 15 управления происходит сдвиг информации в регистрах 1 и 2 сдвига или запись в них параллельного кода. Последовательный код на сдвиг подается по первой информационной шине 11, код параллельной записи - по второй информационной шине 12. Запись инФормации или сдвиг осуществляются тактовыми импульсами, поступающими на схему по тактовым шинам 13 и 14 соответственно, При этом в регистрах 1 и 2 сдвига образуются прямой и обратный коды одного и того же числа, которые подаются ка входы слагаемых сумматора. В сумматоре в результате сложения получается код 111 11, а на выходе 22 переноса старшего разряда нулевой уровень сигнала. Тактовый импульс, пришедший на схему по первой 13 или...

Номер патента: 1361632

Опубликовано: 23.12.1987

Авторы: Богданов, Лупиков

МПК: G11C 19/00

Метки: буферное, запоминающее

...блока 1 памяти. Сигнал с выходаэлемента ИЛИ 31 задерживается наэлементе 37 задержки и бпрашиваетэлементы И 33 и 34.При правильном чтении данных навыходе блока 5 контроля присутствуетвысокий уровень сигнала, которыйчерез элемент ИЛИ 32 разрешает формирование на выходе элемента И 34импульса сопровождения считанных данных, присутствующих в этот моментна вьиодах 3 устройства. При чтенииданных с ошибкой на выходе блока 5контроля присутствует низкий уровеньсигнала. Повторно операция чтениявыполняется при условий, что триггер11 установлен в нулевой состояние, 1361632свидетельствующее о том, что при выполнении операции записи выполнялось дублирование записи данных по этому адресу в оба накопителя 24 и 25,При высоком уровне сигнала на инверсном...

Номер патента: 1361633

Опубликовано: 23.12.1987

Авторы: Богданов, Лупиков

МПК: G11C 19/00

Метки: буферное, запоминающее

...состоянии триггера 26, При появлении 1 1361633Изобретение относится к вычислительной технике, может быть использовано в качестве буферного запоминающего устройства систем ввода информации многоканальных измерительных комплексов и является усовершенствованием устройства по авт. св.Р 1101889.Цель изобретения - расширение области применения устройства за счетвозможности приема информационногопотока с произвольными характеристиками.На чертеже приведена структурная 15схема устройства.Устройство содержит накопитель 1,информационные входы 2 и выходы 3,сумматоры 4 и 5, группы элементовИ-ИЛИ 6 и 7, счетчики 8 и 9, реверсивный счетчик 10, элементы И 11 и12, элементы НЕ 13 и 14, регистр 15,схему 16 сравнения, элемент ИЛИ 17,входы 18-20...

Номер патента: 1363308

Опубликовано: 30.12.1987

Авторы: Гриц, Зубцовский, Лупиков

МПК: G11C 19/00

Метки: буферное, запоминающее

...5 на длинуодного параметра. Блок 13 Формирует сигналы на всех выходах 12, - 12 так как на входе 70 элемента ИЛИ 62(Фиг, 5) присутствует единичный сигнал. Режим чтения выделенных упакованных параметров выполняется независимо от состояния триггера 16 при наличии единичного сигнала, соответствующего операции чтения для накопителей 1, на входе 18 и заявок начтение на входах 42, - 42 д. Сигнална входе 18 обеспечивает формирова"ние блоком 13 сигналов "Разрешениевыбора" на всех выходах 12- 12,так как на одном из входов элементаИЛИ 62 присутствует единичный сигналс входа 18, Управляющая частотнаяпоследовательность с входа 54 фиг.3поступает на вход счетчика 52, и кодс его выхода поступает на управляющие входы мультиплексоров 46 и 47,а через...

Номер патента: 1363309

Опубликовано: 30.12.1987

Авторы: Макеев, Сазонов

МПК: G11C 19/00

Метки: буферное, запоминающее

...счетчика 7 адреса считывания к адресным шинам накопителя 2 и в выходной регистр 3 считывается информация, хранившаяся в накопителе 2 по адресу, определяемому состоянием счетчика 7 адреса считывания; если же устройство - приемник информации устанавливает на входе "Управление" высокий потенциал, то мультиплексор 5 подключает выходы регистра 8 внешнего адреса к адресным входам накопителя 2 и в выходной регистр 3 считывается информация, хранившаяся в накопителе 2 по адресу, определяемому состоянием триггеров регистра 8 внешнего адреса. Таким образом, использование изобретения позволяет существенно повысить быстродействие устройства. Применение устройства для согласования выходного информационного потока многоканальной...

Номер патента: 1363310

Опубликовано: 30.12.1987

Авторы: Шостак, Шумейко

МПК: G11C 19/00

Метки: информации, сдвига

...по модулю два четырех слагаемых (рассматривается случай, когда и=8 и используется один контрольный разряд). На вход 2 О первой группы блока 7 поступает фактическая четность разрядов результата с выхода первого блока б сложения по модулю два. На входы 21 второй группы1363310 4 блока 7 поступают значения выходов тической четностью всех разрядов реб лока 5 элементов И (на эти выходызультата.поступают значения тех разрядов входнои информации устройства, которые В предлагаемом устройстве имеется должны быть выдвинуты в процессе вы- аппаратный кый контроль, охватывающий выполнения в нем операции сдвига), На полнение всех типов сдвига (арифметичетвертый вход 22 блока 7 с выхода ческий логическиФский, циклический) ., элемента И 4 подается...

Номер патента: 1365131

Опубликовано: 07.01.1988

Авторы: Волков, Котов, Привалов, Фомин

МПК: G11C 19/00

Метки: буферное, запоминающее

...состояние, что соответствует переполнению накопителя 13. Этот же сигнал, поступающий с пятого выхода формирователя 2 на второй вход элемента И 9, закрывает его для прохождения сигналов по входу 41. Сигнал с пятого выхода формирователя 2 поступает на вход элемента ИЛИ 7 и устанавливает триггер 16 в единичное состояние, о чем свидетельствует сигнал готовности устройства к считыванию информации на выходе 42. Считывание информации происходит в два этапа: сначала приходит на вход 44 сигнал опроса готовности, который поступает на вход триггера 4, и при отсутствии сигнала на входе 41, причем на выходе элемента 49 присутствует нулевой потенциал, устанавливает триггер 4 в нулевое состояние, при этом на выходе триггера 4 формируется сигнал...

Номер патента: 1372361

Опубликовано: 07.02.1988

Авторы: Варшавский, Мараховский, Розенблюм, Цирлин

МПК: G11C 19/00

Метки: асинхронный, последовательный, регистр

...(пары элементсв 23, 24 и 25, 26 этих ячеек образуют КБ -триггеры, построенные по схеме М-Б с разнополярным управлением), и на одном из входов каждой группы И элементов 21 и 22 появится значение "О", а на выходах этих элементов (т.е. выходах 5 и 6 регистра) - значение "1", информация на этих выходах отсутствует,Для того, чтобы считать информацию из регистра, приемник должен установить на его входе 7 значение "1", которое блокирует изменение состояния последней ячейки 1 регистра и разрешает запись информации в предпоследнюю его ячейку 1, Если приэтом изменятся значения выходов элементов 23 и 24 предпоследней ячейки 1, т.е, очередной разряд сдвигаемого кода имеет единичное значение, то на входах одной из групп И элемента 21 появятся...

Номер патента: 1372362

Опубликовано: 07.02.1988

Авторы: Дербунович, Нешвеев, Сирота

МПК: G11C 19/00, G11C 29/00

Метки: регистра, сдвига

...20Устройство функционирует следующим образом,Перед началом работы в сдвиговыйрегистр 1 заносится необходимая исходная информация. При этом н каждый 25разряд сдвигоного регистра 5 заносится бит четности соотнетствующей группы битов исходной информации н сдвигоном регистре 1. Так в первый разряд в-разрядного сдвигового регистра 305 заносится бит четности информации н1, щ+1, 2 щ+1(К)в+ разрядахи-разрядного сдвигового регистра 1во второй разряд - бит четности 2,в+2,2 в+2. (К)в+2 разрядов сдвигового регистра 1 и т.д, Если передначалом работы сдниговый регистр 1обнуляется, то сдвиговый регистр 5обнуляется также.В процессе работы бит четностиинформации, находящийся на входе 6 ив щ, 2 щ(К)щ разрядах сдвигового регистра 1, формируется на...

Номер патента: 1374279

Опубликовано: 15.02.1988

Автор: Друз

МПК: G11C 19/00

Метки: буферное, запоминающее

...первого символа, считанного из блока 15, на адресном входе преобразователя 11 установлен адрес считывания кода регистрового признака Импульс с 5 третьего выхода дешифратора 32 распределителя 27 считывает этот код с выходов преобразователя 11 и записывает его в регистр 8. Одновременно считываются с выхода 38 сигнал "Ре гистр", который устанавливает триггер 9 в единичное состояние, и соответствующий из сигналов "Русский", "Латинский", "Цифра", который устанавливает в единичное состояние соот ветствующий триггер 35 в блоке 10 (фиг.3), обнуляя через элементы ИЛИ 34 два других триггера 35, после чего триггер 9 закрывает элементы И 25 и 26, В блоке 10 фиксируется ре гистровый признак предыдущего символа, который подается на блок 14 для...

Номер патента: 1381598

Опубликовано: 15.03.1988

Авторы: Гусева, Дрозд, Котлинский, Кравцов, Полин, Соколов

МПК: G11C 19/00, G11C 29/00

Метки: буферное, запоминающее

...номерами.Форму.га азсгретсгггг ч 50 55 3Если сигнал Упр.иых. в одном тактс равен 1, а в трех последующих 0, то в блок 6 в первом такте (Упр.иых.=1) с частотойзаписываются одновременно четыре тестовых набора. Передача данных на информационный выход устройства осуществляется с частотой 4 по п,г 4 каналам с номерами, кратными 4.Если сигнал Упр.вых. в одном такте равен 1, а в семи последующих О, то в блок 6 в первом такте (Упр.вых.=1) с частотой ) записываются одновременно восемь тестовых наборов. Передача лзнных на информационный выход устройства осуществляетсяя с частотой 8) по гг/8 каналам с номерами кратными 8.В режиме регистрация ответные реакции объекта испытаний прихолят на периый информационный вход блока 1, полключецный к...

Номер патента: 1381599

Опубликовано: 15.03.1988

Автор: Галкин

МПК: G11C 19/00, H03K 5/06

Метки: импульсов, сдвига

...с приходом которого навход мажоритарного элемента 5 (навтором входе которого уже присутствует единичный потенциал с информационного входа 3 устройства), с выхода мажоритарного элемента 5 наинформационный выход 6 устройствапоступает единичный потенциал, Попереднему фронту следующего тактового импульса триггер 1 установится в50единичное состояние,поступающие с входа 3 устройстца ис выхода триггера 1,По состоянию двух входов с выходамажоритарного элемента 5 на вход 6устройства подается единичный потенциал, По заднему фронту тактовогоимпульса установится в единичное состояние триггер 2.По окончании входного импульса,если его задний фронт совпадает с нулевым полупериодом тактового импульса, по переднему фронту следующеготактового...

Номер патента: 1383324

Опубликовано: 23.03.1988

Авторы: Дрозд, Лацин, Малярчук, Минченко, Полин

МПК: G06F 1/04, G11C 19/00, H03K 5/06 ...

Метки: задержки, информации, цифровой

...обработки считанной информации в данном такте. Сигнал отказа равен логической "1", ес",ли в слоге, которому он соответствует, произошел отказ, Сигнал отказаопределяется в результате сравненияконтрольных сигналов, сопровождающихкаждый слог, с результатом вычисле-,ния контрольных разрядов в блоке 7 наоснове считанной информации в данном.такте. Рассмотрим работу коммутаторов2 для случая слова, например, состоя"щего из четырех слогов а, в, с, й(где а-старший), Им соответствуют например, сигналы отказа Оэ, О, О,О,. Тогда работа коммутаторов 2 определяется табл. 1, где КВх , КВх,3КВх, КВхо - выходы групп коммутато-ров 2, при этом КВхэ - выходы, соответствующие старшей группе.Знак Х в табл.1 соответствует без"различному состоянию...

Номер патента: 1383443

Опубликовано: 23.03.1988

Авторы: Дубовик, Изотов, Мищенко, Панчиков, Татур

МПК: G11C 19/00, G11C 29/00

Метки: диагностируемый, регистр

...подается сигнал 50 логического О, который инвертирует обратную связь этого триггера. В результате такого инвертирования в цепи обратной связи триггера разряда +1 имеется нечетное число инвертирований (три), следовательно, триггер находится в неустойчивом состоянии и генерирует импульсы типа меандр. Первое же перебрасывание триггера разряда с+ 1 из 1 в О приводит к появлению сигнала логический О на выходе элемента ИЛИ разряда 1+2 и также вызывает инвертирование обратной связи триггера разряда 1+2, а следовательно, его перебрасывание из 1 в О. Аналогично асинхронный процесс перебрасывания триггеров из 1 в 0 осуществляется до последнего разряда. Первое же перебрасывание из 1 в О триггера последнего разряда свидетельствует о...

Номер патента: 1387042

Опубликовано: 07.04.1988

Авторы: Грановский, Мельников

МПК: G11C 19/00

Метки: буферное, запоминающее

...в регистр 4. Считанная по этому адресу информация с выхода 16 может быть передана потребителю по входу 21 строба чтения. По сигналу с выхода дешифратора 7, поступающему на тактовый вход триггера 9, триггер возвращается в исходное состояние и элемент И - НЕ 10 запирается. В результате блокируются счетчик 12 и дешифратор 7, На этом 4-тактный цикл считывания заканчивается. Описанный цикл считывания повторяется с поступлением на триггер 9 сигнала чтения.В случае одновременного поступления в устройство совпадающих по фазе сигналов записи и чтения совместно срабатывают триггеры 8 и 9. При этом включается один из элементов И - НЕ, так как наличие взаимно блокирующих связей между элементами И - НЕ исключает совместное включение двух...

Номер патента: 1388951

Опубликовано: 15.04.1988

Авторы: Володарский, Исмагилов, Михеев, Фрадкин

МПК: G11C 19/00

Метки: буферное, запоминающее

...теперь указывает адрес следующего цикла записи в накопитель, разблокируется прохождение сигнала чтения через элемент И 2, снимается сигнал с выхода 18.Если реверсивный счетчик 10 сброшен (в результате полного наполнения блока 12 памяти), то устанавливается триггер 6, что блокирует прохождение сигнала записи через элемент И 1.На этом цикл записи заканчивается.При поступлении импульса чтения на вход 16 происходит цикл считывания числа по адресу, определяемому счетчиком 9. Цикл чтения аналогичен циклу записи. К концу цикла чтения содержимое счетчика 9 увеличено на единицу, содержимое счетчика 10 уменьшено на единицу, триггер 6 сброшен, триггер 7 установлен или сброшен в зависимости от содержимого счетчика 10. 25 Зг, 40 45 50 5 с При...

Номер патента: 1388952

Опубликовано: 15.04.1988

Авторы: Имнаишвили, Натрошвили

МПК: G11C 19/00

Метки: регистр, статический

...вход 9 и подается второй операнд У. В результате на выходе 12 п регистра получаем функцию конъюнкции ХЙУ. Операция конъюнкции получается также при реализации оператора Аз, притом результат операции появляется также на выходе 12.п регистра. Для реализации оператора Аз следует логические единицы подавать на входы 17, 18, 19. При этом открываются элементы И-НЕ 4, 5, 6, на первый 5-вход КЯ-триггера подается функция Х У, а на второй - функция Х. В результате в КЯ-триггер получаем функцию Кб".=КО" /Х/У на прямом выходе 11.п, а на выходе КЯ-триггера - функцию Х У. При такой реализации функции конъюнкции необходимо предварительно регистр обнулять оператором А и операнды Х и У одновременно подавать на входы 9 и 10.При реализации операции...

Номер патента: 1392594

Опубликовано: 30.04.1988

Авторы: Волченская, Егоров, Князьков, Раевский

МПК: G11C 19/00

Метки: запоминающее, одноразрядное, стековое

...внутри блока 2 коммутации согласно фиг.4,Блок 2 коммутации состоит нз трехэлементов И 14 - 16, трех мультиплексоров 17 - 19, элемента НЕ 20, перемычки 21 и транзистора 22.Устройство работает в двух режимах следующим образом, 1392594В первом режиме информация подается с входа 2-3 на выход 2-3 , с вхо/ да 2-4 на выход 2-4, с входа 2-5 на выход 2-5 , с входа 2-6 на выход 2-6, элементы И 14-16 открыты на5 базу транзистора 22 и вход элемента НЕ 20, на выходе которого постоянно находится "О".Во втором режиме, т.е. при выходе из строя элемента памяти, на вход 13 подается отрицательный потенциал от дополнительного источника питания, перемычка 2 перегорает и снимает "1" с входа элементов И 14-16. Муль типлексоры 17-19 переключают цепь с входа...

Номер патента: 1396158

Опубликовано: 15.05.1988

Автор: Лупиков

МПК: G11C 19/00

Метки: буферное, запоминающее

...на вход управления мультиплексора 4, подключает к адресным входам блока 1 памяти выходные сигналы регистра 10,При поступлении по входу 17 управления чтением запроса на чтение данных к адресным входам блока 1 памяти подключаются выходы счетчика 7 (на входах управления мультиплексора 4 - низкие уровни сигналов), который является формирователем текущего адреса чтения данных. Сигнал по входу 17 разрешает прохождение считанных из блока 1 памяти данных на группу 3 информационных выходов. Задним фронтом сигнала на входе 17 производится модификация содержимого счетчика 7 (добавляется единица) и счетчика 9 (вычитается единица). Чтение последующих информационных слов производится аналогично.Реверсивный счетчик 9 имеет разрядность, на единицу...

Номер патента: 1397968

Опубликовано: 23.05.1988

Авторы: Бондаренко, Околотенко, Петренко, Шульгина

МПК: G11C 19/00

Метки: буферное, запоминающее

...второй блок 6 сравнения сигналом высокого логического уровня со своего выхода разрешит прохождение синхрЬимпульса записи через первый элемент И 8 на узль устройства, одновременно,с этим разрешив прохож 1397968дение синхроимпульса записи на счетный вход счетчика 7, поскольку второй элемент И 8 дбудет открыт сигналом высокого логического уровня, поступающим на его второй вход с выхода элемента И-НЕ 14, Под воздействием этого синхроимпульса содержимое счетчика 7 увеличивается на единицу, С выхода первого элемента И 8 синхроимпульс записи через элемент .ШИ 9 поступает на счетный вход счетчика адреса, где сформируется адрес для записи повторяющейся кодовой комбинации. Кроме этого, через некоторое время, определяемое первым элементом13,...

Номер патента: 1399821

Опубликовано: 30.05.1988

Авторы: Александров, Антонов

МПК: G11C 19/00

Метки: буферное, запоминающее

...9 импульсов и отпирает его, Формирователь 9 импульсов представляет собой самовозбуждаюший генератор с управляющим входом,Непрерывная последовательность импульсов с выхода формирователя 9 поступает на счетный вход счетчика 6, который считает до тех пор, пока к коммутатору 2 не окажется подключен регистр 1, имеющий "1" в маркерном разряде, а формирователь 9 не окажется запертым, Если информация записана в несколько регистров, то с приходом импульса считывания на выходе формирователя 9 успеет появиться только один импульс, посредством которогЬ к выходу информации будет подключен следующий по порядку адресов регистр 1 с неиспользованной информацией, Если же в регистрах 1 нет ни одного неиспользованного числа, т,е, во все...

Номер патента: 1405090

Опубликовано: 23.06.1988

Авторы: Никитин, Овчинников

МПК: G11C 19/00, H03K 5/06

Метки: буферное, запоминающее

...поступают сигналы с выходов разрядов регистра 2, свидетельствующие о наличии единиц в регистре 2, а следовательно, кодограмм в регистрах 1 -- 1 сь при наличии которых на выход 12 поступает сигнал Готов к выдаче очередной кодограммы и сигнал на вход опроса бло.ка 3. Блок 3 опроса регистра адреса представляет собой схемно набор ключей, на которые выводится информация (поразряд 5 10 15 20 25 30 2но) о наличии единиц в регистре 2 адреса, и опрос осуществляется до первой найденной единицы справа налево, после чего при нахождении этой единицы сигнал об этом поступает на соответствующий вход управления коммутатора 4, переключающегося на выход числа с соответствующих входов числа коммутатора 4 на выходы 11 устройства. При поступлении на...

Номер патента: 1410102

Опубликовано: 15.07.1988

Авторы: Берсон, Марголин, Седов

МПК: G11C 19/00

Метки: реверсивного, сдвига

...собой ги-входовый коммутатор с ги направлений на одно.При прямом сдвиге (влево) сигнал на входе 5 открывает соответствующие (первые) направления коммутаторов 3 и 4. Кодовое слово с выхода регистра 1 поступает (без старшего левого разряда) через коммутатор 4 на вторую группу входов сдвигателя 2, в котором производится сдвиг влевона число разрядов от 1 до гп.Количество разрядов, на которое сдвигается слово, определяется сигналами на входах 8. На первую группу входов сдвигателя 2 с входом 9 поступает информация, которая должна быть записана в освободившиеся при сдвиге разряды регистра. Сдвинутое кодовое слово через коммутатор 3 поступает на входы регистра 1 и при подаче сигнала синхронизации на вход 6 записывается в регистр 1.При обратном...

Номер патента: 1410103

Опубликовано: 15.07.1988

Авторы: Варшавский, Кондратьев, Кравченко, Цирлин

МПК: G11C 19/00

Метки: асинхронный, последовательный, регистр

...данной цепочки (инверсный информационный выход соответствующей цепочки последующей ячейки) имеет значение О, регистр на изменение входа не реагирует, однако и изменение значения ца управляющем входе невозможно при наличии 0 на информационном. Теперь источник может установить на входах 12 значение 00 для того, чтобы затем передать новую порцию информации. После этого информация переписывается из первой ячейки регистра во вторую, разрешая стирание информации в первой ячейке. Как только в первой ячейке регистра информация будет стерта, источник может записать в регистр следуюгцук порцию информации, одновременно будет идти процесс переписи информации из второй в третью ячейку. Таким образом, последовательная передача в регистр порций...