Буферное запоминающее устройство

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 19) 111) 11 С 191% НИЕ ИЗОБРЕТЕН ьство СССР 9/00, 1984 тво СССР 2/00, 1982 а отки- повыУстройст информаГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР АВТОРСКОМУ СВИДЕТЕЛЬСТ(54) БУФЕРИОЕ ЗАЛОМИ НА 10 ЩЕЕ УСТРОЙСТВО (57) Изобретение может быть использовано при построении буферных запоминающих устройств систем обраб информации. Цель изобретенияшение надежности устройства.во содержит блок 1 памяти сционными входами 2 и выходами 3, счетчик 4, выходы которого подключены к адресным входам блока 1, реверсивный счетчик 5, содержимое которого определяет занятый объем памяти, дешифратор 6, подключенный к счетчику5, на выходах которого появляютсясигналы "ЗУ свободно" и "ЗУ переполнено", регистр 7, триггер 8, сумматор 9 по модулю два, формирователь 1 Оимпульсов, элементы И 11 и 12, вход13 режима, вход 14 синхронизации.Если триггер 8 находится в "0", то всчетчике 4 находится адрес чтения,в регистре 7 - адрес записи. Еслитриггер 8 находится в "0", то в счет"чике 4 находится адрес записи, а врегистре 7 - адрес чтения. Сумматор9 и формирователь 1 О обеспечивают обмен данными между счетчиком 4 и регистром 7 с целью введения необходимогоадреса в счетчик 4 в соответствии ссигналом режима на входе 13 и состоянием триггера 8. Элементы И 11 и 12формируют импульсы чтения И записи Сдля блока 1 и импульсы сложения и вычитания для счетчика 5, 2 ип.Изобретение относится к вычислительной технике и может быть,использовано в качестве буферного запоминающего устройства в системах обработКи информации.Цель изобретения - повышение на,дежности устройства.На Фиг. 1 приведена структурнаяхема устройства; на фиг. 2 - струк- Оурная схема счетчика.Устройство содержит блок 1 памяти,Формационные входы 2.и выходы 3,четчик 4, реверсивный счетчик 5, дератор б, регистр 7 триггер 8, 5умматор 9 по модулю два, Формироваель 10 ющульсов, элементы И 11 и2, вход 13 режима, вход 14 синхрониации, входы 15 и 1 6 управления, вход7 установки. 20Счетчик 4 содержит регистр 18сдвига, элемент ИЛИ 19 и сумматор 20о модулю два,Устройство работает следующим обвзом.25Перед началом работы сигналом повходу 17 установки счетчики 4 и 5,регистр 7 и триггер 8 устанавливаются в нулевое состояние.Высокий уровень сигнала на инверсом выходе триггера 8 свидетельствут о том, что в счетчике 4 хранитсяекущий адрес записи в блокпамяти,ысокий уровень сигнала на прямомыходе триггера 8 свидетельствует о, ом, что в счетчике 4 хранится текуиГ адрес чтения.При выполнении операции записианных в блок 1 памяти на вход 13 поступает низкий уровень сигнала. Заисываемые данные поступают на входы2 устройства в сопровождении сигналао входу 14. Сигнал по входу 14 дол- .кен быть задержан относительно момента смены сигнала по входу 13 на вреМя, достаточно равное для срабатывания триггера 8 по счетному входу,сумматора 9 по модулю два, формирова"теля 10.Если в момент поступления низкогоуровня сигнала по входу. 13 триггер8 находится в единичном состоянии,т.е, в счетчике 4 хранится текущийадрес чтения, то на выходе сумматорапо модулю два появляется Высокий 55ровень сигнала, по которому формирователь 10 сформирует импульс, пе-9 еписывающий содержимое регистра 7В счетчик 4, а содержимое счетчика 4 в регистр 7 и устанавливающий триггер 8 по счетному входу в нулевое состояние. Этим обеспечивается подключение к адресным входам блока 1 памяти текущего адреса записи. Сигнал синхронизации по входу 14, поступая через элемент И 12 на вход управления блока 1 памяти, осуществляет запись данных с входов 2 в блок 1 памяти по текущему адресу записи. Задним Фронтом сигнала по входу 14 производится модификация содержимого реверсивного счетчика 5 (к его содержимому добавляется единица) и текущего адреса записи, хранящегося в это время в счетчике 4.На Фиг. 2 приведена схема одного из вариантов счетчика 4, а именно псевдослучайного счетчика, выполненного на регистре 18 сдвига с сумматором 20 по модулю два в цепи его обратной связи с инверсией на выходе. При высоком уровне сигнала на выходе сумматора 9 по модулю два и при поступлении сигнала от формирователя 10 через элемент ИЛИ 19 на синхровход регистра 18 производится запись в регистр 18 кода, присутствующего на его информационных входах. Запись производится по заднему Фронту синхросигнала. При низком уровне сигнала на выходе сумматора 9 по модулю два и при поступлении сигнала по входу 14 производится через элемент ИЛИ 19 модификация содержимого регистра 18 сдвига в соответствии с видом.его обратной связи.Если в следующем цикле должна быть произведена операция записи в блок 1 памяти, уровень сигнала на.входе 13 не изменяется, т.е. остается низкий уровень сигнала. Если же в следующем цикле должна быть произведена опера" ция чтения данных из блока 1 памяти, уровень сигнала на входе 13 меняется на высокий. При этом появляется высокий уровень сигнала на выходе сумматора 9 по модулю два, по которому формируется импульс формирователем 10 и переписывается содержимое регистра 7 в счетчик 4, а содержимое счетчика 4 в регистр 7 и изменяется на проти" воположное состояние триггера 8 Этим осуществляется подключение к адресным входам блока 1 памяти текущего адреса чтения. Поступающий с задержкой относительно смены уровня сигнала на входе 3 сигнал по входу 14 через/тор Е. Копча Техред И.Ходанич Корректор С Заказ 7456/55 Тираж 558 1 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5 предприятие, г. Ужго Проектная, 4 роизводственно-полиграфиче 3элемент И 11 на вход стробирования - блока 1 памяти обеспечивает чтение данных из блока 1 памяти на выходы 3 устройства. Задним фронтом сигнала по входу 14 осуществляется модиФикация содержимого реверсивного счетчика 5 (вычитается единица) и модификация текущего адреса чтения в счетчике 4. Если и в следующем цикле должна выполняться операция чтения, то состояние уровня сигнала на входе 13 не изменяется, Последующие циклы записи и чтения данных выполняются аналогично. 1 15Выходные сигналы реверсивного счетчика 5 поступают на дешифратор 6, формирующий на выходах 15 и 16 индикации сигналы состояния "Буфер пуст" и "Буфер заполнен", управляющие рабо- о той приемника и передатчика информа- циие Формула изобретения25 Буферное запоминающее устройство, содержащее блок памяти, информационные входы и выходы которого являются соответственно информационными входами и выходами устройства, реверсив- Зо ный счетчик, выходы которого подключены к входам дешифратора, выходы ко. торого являются выходами индикации устройства, счетчик, тактовый вход которого является входом синхрониза- л 4ции устройства, входы сброса реверсивного счетчика и счетчика объединены и являются входом установки устройства, триггер, первый и второйэлементы И, о т л и ч а ю щ е е с ятем, что, с целью повьипения надежности устройства, оно содержит регистр,формирователь импульсов и сумматорпо модулю два, причем первые входыпервого и второго элементов И подключены к счетному входу счетчика,выходы которого подключены к адресным входам блока памяти и информаци-:онным входам регистра, вход установки которого подключен к входу установки счетчика и входу установкитриггера, прямой выход которого подключен к второму входу первого элемента И и первому входу сумматора помодулю два, второй вход которого является входом режима устройства, инверсный выход триггера подключен квторому входу второго элемента И, вы.ход которого подключен к входу записи блока памяти и входу сложения реверсивного счетчика, ввод вычитаниякоторого подключен к входу чтенияблока памяти и выходу первого элемента И, выход сумматора по модулю дваподключен к входу режима счетчика ивходу формирователя импульсов, выходкоторого подключен к счетному входутриггера, к входу записи регистра ивходу залиси счетчика,