G11C 19/00 — Цифровые запоминающие устройства со ступенчатым движением информации, например сдвиговые регистры

Номер патента: 1287229

Опубликовано: 30.01.1987

Автор: Хромов

МПК: G11C 19/00

Метки: буферное, запоминающее

...и группустарших разрядов, Начальные значенияв группы старших разрядов всех счетчиков-регистров 2 и в группу младшихразрядов одного из счетчиков-регист"ров 2 заносятся непосредственно садресных входов 8 и 9 устройства, 35Содержимое групп мпадших разрядовзаписывается с выходов сумматоров 3,на установочных входах О которыхсформированы коды чисел 3, 2 и 1.По сигналам обращения на входе 11 фпроисходит инкрементирование счетчиков-регистров 2, причем последовательный запуск циклов обращения блоков 1 памяти происходит по сигналамс дешифратора 5, которые, пройдя со- ф 5ответствующие элементы И 6, запускают одновибраторы , которые в своюочередь Формируют сигналы обращенияк блокам 1 памяти,Введение сумматоров 3 позволяетодновременно формировать...

Номер патента: 1287235

Опубликовано: 30.01.1987

Автор: Бодня

МПК: G11C 19/00

Метки: буферное, запоминающее

...н единичное состояние, на его инверсном выходе появится лог."0", а на выходе элемента 2 ИНЕ 6 - лог."1", которая разблокирует входы элементов И-НЕ 1 и 2, Буферное запоминающее устройство готово для приема информации. Информация может поступать на входы 5 н импульсном виде, причем при записи единицы кодовый, импульс поступает на вход элемента И-НЕ 2, выход которого связан с Я-входом триггера 3 35 для установки его в единичное состояние, а при записи нуля кодовый импульс поступает на вход элемента И-НЕ 1, выход которого связан с К-входом триггера 3 для установки , 40 его в нулевое состояние. Запись информации н триггер 3 начинается с появлением импульсного сигнала на стробирующем входе 4 и разрешена на всем протяжении этого сигнала. ф...

Номер патента: 1287236

Опубликовано: 30.01.1987

Автор: Лупиков

МПК: G11C 19/00

Метки: буферное, запоминающее

...накопителя 37 формируется сигнал "Буфер заполнен", который поступает на выход 20 устройства.При поступлении запроса на чтение данных по входу 17 устройства он проходит элемент ИЛИ 9 и устанавливает в единичное состояние триггер 42 блока 6 приоритета. По положительному фронту сигнала на втором выходе генератора 40 тактовых импульсов устанавливается в единичное состояние триггер 44 блока 6 приоритета, выходной сигнал которого поступает на вход блока 4 Формирования адреса и вход блока 11 синхронизации. В это время к адресным входам накопителя 37 через коммутатор 24 подключены выходы счетчика 26 20 25 30 35 40 45 50 55 адреса чтения и производится чтениеданных из накопителя 37. Считанныеиз накопителя 37 данные поступаютчерез...

Номер патента: 1287237

Опубликовано: 30.01.1987

Автор: Лупиков

МПК: G11C 19/00

Метки: буферное, запоминающее

...на элемен те 38 задержки, поступает на входы элементов И 47 и 48, на которых проверяется выполнение условия окончания передачи блока данных. Счет передан- ных данных в блоке осуществляется 50 счетчиком 14, которыйизменяет свое состояние по заднему фронту сигнала на выходе элемента ИЛИ 33. Дешифратор 11 выделяет соответствующие состояния счетчика 14, которые срав ниваются с заданными на второй группе выходов регистра 9. Сравнение производится на элементе И-ИЛИ 16. В случае передачи требуемого объема вблоке данных на выходе элементаИ-ИЛИ 16 присутствует высокий уровень сигнала. В противном случае высокий уровень сигнала на выходе элемента НЕ 43 разрешит прохождение сигнала с элемента 38 задержки черезэлемент И 48 на вход элемента ИЛИ 33и...

Номер патента: 1287238

Опубликовано: 30.01.1987

Авторы: Ефремов, Калюжный, Панов

МПК: G11C 19/00

Метки: буферное, запоминающее

...информации из накопителя блоком 14 вырабатывается на выходе 57 блока 14 импульс +1 АС 4, поступающий на вход 56 счетчика 8 и увеличивающий его значение на единицу. Выходы регистров 15 объединяются, поэтому выход 55 будет состоять из восьми шин.Подключение регистров 15 к входам- выходам осуществляется под действием распределителя 18, который выдает данСчетчик 7 увеличивает свое значение на единицу под действием сигнала (+1 АЗП), поступающего с блока 14. Изменение счетчика 7 происходит одновременно с выдачей адреса регистрами 4 адреса записи чисел. Переписывание адреса счетчиков 7 в регистры 4 происходит в промежутке времени, соответствующем записи информа. ции в накопительВ режиме считывания при наличии сигнала СЧ, вырабатываемого...

Номер патента: 1288757

Опубликовано: 07.02.1987

Авторы: Богданов, Лупиков, Спиваков

МПК: G11C 19/00

Метки: буферное, запоминающее

...И 6, Сигнал с первого выхода блока 12 приоритетов задерживается элементом 13 задержки и поступает на вход Формирователя 11 импульсов, который по переднему фРонту задер жанного сигнала формирует стробирующий импульс, подаваемый на другие входы элементов И 6. На выходах элементов И 6, на одних входах которых 5.7 4присутствует сигнал логической " 1", формируются импульсы, которые увеличивают по своему заднему фронту со-. держимое соответствующих счетчиков 7 слов и поступают на входы элемента ИЛИ 8. Сигнал с выхода элемента ИЛИ 8 осуществляет запись информационного слова в накопитель 1 и по заднему фронту модифицирует счетчик 16 адресов записи.При поступлении на вход устройства следующих информационных слов процесс повторяется. Таким...

Номер патента: 1290423

Опубликовано: 15.02.1987

Автор: Тюрин

МПК: G11C 19/00

Метки: буферное, запоминающее

...информацию, о чем свидетельствует наличие высокого потенциагла на выходе блока 8 и, соответственно, на выходе триггера 41. Управляющий импульс с выхода элемента И 39проходит через элемент ИЛИ 33 и поступает на вход блока 8 вывода данныхдля стробирования считываемой из накопителя 6 информации. Импульс с выхода элемента И 37, пройдя через открытый элемент И 27 и элемент ИЛИ 23, 15поступает на вход счетчика 5 адресови автоматически наращивает его содержимое на единицу, Режим считыванияпродолжается до тех пор, пока невозобновится режим записи, либо не 20появится низкий потенциал на выходеблока 8 вывода данных, либо не переключится режим работы буферного запоминающего устройства при режимесчитывания информации. 25Если на вход 1 буферного...

Номер патента: 1293759

Опубликовано: 28.02.1987

Авторы: Молчанов, Ставцев

МПК: G11C 11/4093, G11C 19/00, G11C 8/00 ...

Метки: буферное, запоминающее

...входами выбора соответствующих микросхем памяти. Второй счет чик 3 адреса и дешифратор 4 могут быть20 реализованы в виде одной микросхемы К 176 ИЕ 8.Буферное запоминающее устройство работает следующим образом.Режим работы устройства (запись или 25 считывание) определяется сигналом на входе 10 записи. Устройство начинает работать после подачи сигнала на вход 9 начальной установки, которым счетчики 2 и 3 адреса устанавливаются в исходное состояние. Тактовыми сигналами на входе 8 изменяется состояние счетчика 2 адреса, однако обращения к накопителю не производятся, поскольку ни один из выходов дешифратора 4, подключенных к входам элементов И-НЕ, не возбужден. Обращения к накопителю начинаются после появления сигнала на (К+ 1)-ом...

Номер патента: 1295449

Опубликовано: 07.03.1987

Автор: Климов

МПК: G11C 19/00, H03K 23/00

Метки: регистр, сдвиговый, универсальный

...изменение сигнала управления со значений соответственно"О" и "1" на значения соответственно "1" и "О", при этом коммутацияпервого импульса прекращается. Второй поданный на вход Т импульс коммутируется на второй выход (расположен внизу) ключа 24, поступаетна вход К триггера 23 и переключает его в состояние "О, при этом из 1295449Формула изобретения 45 Универсальный сдвиговый регистр, содержащий в каждом разряде ячейку памяти, состоящую иэ КВ-триггера, прямой выход которого является прямым выходом ячейки памяти, первые информационные входы ячеек памяти являются входами параллельной записи регистра, прямые выходы ячеек памяти каждого разряда соединены с вторыми инФормационными входами ячеек памяти последующего разряда и являются...

Номер патента: 1295451

Опубликовано: 07.03.1987

Автор: Лупиков

МПК: G11C 19/00

Метки: буферное, запоминающее

...относительно сигнала на выходе 36 блока 11 синхронизации.Сигнал на выходе 34 блока 11 синхронизации является сигналом сопровождения информации, в данном случае01111011,.присутствующей на информационных выходах 4 устройства, Таким образом приемнику выдается первое слово данных. Единичный уровеньсигнала триггера 16 и условие К 3=1(высокий уровень сигнала на входе 32блока 11 синхронизации) приводят ксрабатыванию элемента И-ИЛИ-НЕ 21,выходной сигнал которого устанавливает триггер 15, а затем и триггер16 в нулевое состояние. При этомна выходе элемента И 22 появляетсявысокий уровень сигнала, так какусловие К=1 (высокий уровень сигнала на входе 30 блока 11 синхронизации), по которому формирователь 20формирует сигнал, поступающий...

Номер патента: 1297115

Опубликовано: 15.03.1987

Авторы: Веселовский, Гриц, Маслеников, Светников

МПК: G11C 19/00

Метки: буферное, запоминающее

...накопителя 1. В то же время выходной сигнал 63 триггера 73 операций блока 4 разрешает поступление на адресные входы всех накопителей 11., кода адреса записи с выходов счетчика 6 адреса записи и младших разрядов адреса записи со вторых информационных выходов 45 первого блока 10 формирования номеров накопителей. В конце цикла записи блок 4 управления формирует сигнал 42 Модификация текущего номера накопителя при записи, поступающий на трегий 42 и четвертый 43 управляющие входы первого блока 10 формирования номеров накопителей. В результате этого следующий элемент строки записывается в следующий накопитель 1 по адресу, отличающемуся от предыдущего на величину объема зоны канала, равную восьми для случая, когда строка содержит 4096...

Номер патента: 1298804

Опубликовано: 23.03.1987

Авторы: Подколзин, Подкользина

МПК: G11C 19/00

Метки: регистр, сдвига

...ЯП в потактном режиме, этот сигнал поступает на управляющие входы элементов И 20 и 21, обеспечивая параллельное соединение друг с другом первого и второго триггеров во всех ЯП. На входы 1 и 12 поступают импульсы обеих тактовых последовательностей.По такту Т входная информация поступает на входы 2 левых ЯП. Проходя через элементы И 15, ИЛИ 23, она запоминается триггерами 26 ячеек памяти первого столбца матрицы.По такту Т 2 на входы 2 левых ЯП поступают вторые разряды входной информации. Проходя через элементы И 20, ИЛИ 24, эти разряды запоминаются триггерами 2 ячеек памяти первого столбца матрицы. Кроме того, информация, хранящаяСя на триггерах 23 первых ЯП, проходя через эле. менты И 21, ИЛИ 25 ячеек памяти первого столбца матрицы,...

Номер патента: 1300566

Опубликовано: 30.03.1987

Автор: Имнаишвили

МПК: G11C 19/00

Метки: регистр, статический

...И-НЕ 6 появляется низкий потенциал, который на выходе 3; устанавливаетлогическую единицу. При этом на выходе14; также присутствует логическая единица.После снятия управляющего сигнала с входа 15 на выходе 14, устанавливается логический ноль, а на выходе 13; логическаяединица остается. Время задержки сигналав элементе 11 задержки должна бытьт) 3 т,; где т,.р - задержка сигнала в одном логическом элементе И-НЕ.Если на информационном входе 12, присутствует логическая единица, то элемент И-НЕ 6 соответствующего разряда 1 не открывается. При этом после снятия управляюгцего сигнала с входа 15 высокий потенциал на выходе 4; сохраняется. В статическом регистре обеспечивается выполнение поразрядных логических операций от двух переменных.Будем...

Номер патента: 1302320

Опубликовано: 07.04.1987

Авторы: Андреев, Лужецкий, Стахов, Черняк

МПК: G11C 19/00

Метки: регистр, сдвига

...под действием которого триггер 1 устанавливается в единичное состояние, вследствие чего на выходе элемента И 7 формируется единичный сигнал, под действием которого триггер 2 также устанавливается в единичное состояние. Триггеры 3 - 5 остаются в прежних состояниях. Во втором такте на вход 18 подается сигнал разрешения записи нулей, при этом на выходе элемента И 11 формируется единичный сигнал, под действием которого триггер 1 устанавливается в нулевое состояние, триггеры 2 - 5 при этом остаются в прежних состояниях.10 При подаче на вход 19 третьего разряда кода (О) и на вход 17 сигнала разрешения записи единиц триггер 3 устанавливается в единичное состояние, остальные триггеры при этом остаются в прежних состояниях, Во втором такте на...

Номер патента: 1302321

Опубликовано: 07.04.1987

Авторы: Галкин, Квашенников

МПК: G11C 19/00, G11C 29/00

Метки: буферное, запоминающее, последовательное, самоконтролем

...с входа 6 поступает на блок 5 формирования сигналов считывания и далее - на блок 14 управления. Информация из блока 1 памяти по адресу, определяемому счетчиком 2, считывается в регистр 3, а затем начинается процедура тестирования ячейки памяти блока 1, аналогичная той, которая осуществляется в режиме записи. При этом в качестве проверочной информации используется информация с выхода регистра 3, проходящая через мультиплексор 15. В случае, если ячейка памяти исправна, блок 5 формирования сигналов считывания формирует сигнал, поступающий на выход 9, указывая тем самым, что информация на выходах регистра 3 истинная. Если при тестировании ячейки памяти блока 1 памяти блок 10 сравнения вырабатывает сигнал ошибки, то блок 5 формирования...

Номер патента: 1304078

Опубликовано: 15.04.1987

Авторы: Афанасьев, Имамутдинов, Кисленко, Кокаев, Тарасов

МПК: G11C 15/00, G11C 19/00

Метки: запоминающее, стековое

...ИЛИ 51 на вход установки в нуль триггера 38, на инверсном выходе которого устанавливается высокий уровень сигнала, разрешающий запись информации в ЗУ.Запись в основание списка. При подаче на входы 1 и 4 устройства сигналов Запись и Основание (или сигнала Запись на вход 1, если режим Основание уже уста новлен) на третьем выходе блока 9 появляется сигнал, который поступает на входы коммутаторов 1, 20 23 записи всех разрялов. Если, например, в реверсивном счетчике 11 хранится кол 000, то на выходной шине 2 дешифратора 16 - высокий уровень, 45 разрешающий запись в ячейку памяти, к которой подключен выход 2 дешифратора 16. При появлении сигнала на третьем выходе блока 9 слово с входов 7 через коммутаторы 23 записывается в ячейки 24 памяти....

Номер патента: 1304079

Опубликовано: 15.04.1987

Авторы: Беляков, Гайдуков, Олеринский, Пресняков

МПК: G11C 19/00, H03K 5/06

Метки: буферное, запоминающее

...такт функционирования устройства кончается. Обозначив символами А - состояние младших разрядов, В - старших разрядов счетчика 1, С - содержимое регистра 12, Д - состояние регистра 5 сдвига, последовательность действий устройства выражается как (В + Д) хС+ А.Такт 2 начинается с момента появления на выходе элемента И 3 второго тактового импульса, в результате чего в накопитель 11 по адресу 0,.01) + (ООЬ)х хС + (ат а ) записывается второе измерение с регистра 4 сдвига. Сигналом с выхода элемента 7 задержки производится групповой сдвиг в регистре 4 сдвига (и на той его части, которая сопрягается с накопителем 11, фиксируется третье измерение) и сдвиг в регистре 5 сдвига, который принимает состояние Д = 0010. Однако, спустя время 1, -1...

Номер патента: 1305776

Опубликовано: 23.04.1987

Авторы: Боронило, Данилин, Мелешко, Нуров, Черный

МПК: G11C 19/00

Метки: записью, запоминающее, последовательной, считыванием

...разрешению прохождения сигналов через элементы И 2 и 4. Информация с входа . 15 через элемент И 2 и элемент ИЛИ 5 поступает на вход регистра 7Тактовый сигнал с входа 13 через элемент И 4 и элемент ИЛИ Ь поступает на вход регистра 7 и производится запись информации в первую ячейку 10, а также сдвиг ранее записанной информации вправо на одну ячейку 10, При этом тактовый сигнал с выхода элемента И 4 поступает на вход счетчика 1 и увеличивает его содержимое на единицу. Состояние счетчика 1 указывает на число ячеек 10, заполненных информацией. Мультиплексор 8 в соответствии с содержимым счетчика 1 подключает выход первой заполненной ячейки 10 к входу элемента И 11. Далее процесс повторяется в указанном порядке.В режиме чтения информации...

Номер патента: 1310902

Опубликовано: 15.05.1987

Авторы: Ганичев, Огнев, Павлюченко, Цивинский, Шубинский

МПК: G11C 19/00

Метки: последовательный, регистр

...низкий уровень сигналов занятости с элементов ИЛИ 9 предыдущих разрядов регистра. Следовательно, по входным шинам 11 и 12 в регистре для приема информации открыт только первый разряд. На входы 11 и 12 поступает последовательный код, В соответствии с его значением производится запись единицы или нуля в первый разряд регистра,При поступлении единичного значения на первый вход запоминаюшего триггера 1 первого разряда на выходе элемента ИЛИ 7 появляется высокий уровень, обеспечивающий при отсутствии сигнала установки в ноль, действующего на второй вход элемента И 6, формирование на его выходе единичного значения сигнала, который поступает на второй вход элемента ИЛИ 7. Г 1 осле окончания записи единичное состояние запоминающего...

Номер патента: 1312646

Опубликовано: 23.05.1987

Авторы: Борискин, Жиров, Лаврешин, Тимашев, Цакоев

МПК: G11C 19/00

Метки: буферное, запоминающее

...элемент И-НЕ 8) ца элементе ИЛИ 6 поступающие В 6 л(кпамяти данные. Вместо цих к информапиоццому входу б.цка 1 памяти через элемп ИЛИ О (соелиценцого цо схеме монтажного И 1 И с Выхолоч элемента ИЛИ б) подключается фиксированное знзцец)30 илецтификзтор; нереполцеция блокапамяти, устацовлснцое цд входе 19. В этом слуцае с вистулециеч сигцала записи в Накопитель:шнисцвзн)тся фикси рова ц ии значение илецтификдтора церенолнеция блока 1 памяти и зцдчсцие 6 уферцого счетчика 15 (залцим фронтом сигнала здиросз записи счетчик 15 модифицируется) . )то ЗН 3 ЧСс 1 ИЕ ЗЗИИСс 310 В 51 ЕИКЧ 13 КОЦИТСХ 1 Я НО адресу и. Мол(фикз(я счетчика 3 злресд зациси и счетцикд 5 ланцых в этом случае це булет (. постулециеч каждого цо- ВОГО си 1 3 лз зсН Росс(...

Номер патента: 1316050

Опубликовано: 07.06.1987

Авторы: Богданов, Лупиков, Спиваков

МПК: G11C 19/00

Метки: буферное, запоминающее

...25 формируется сигнал,ф 55который через открытый элемент И 24увеличивает значение счетчика 4 адреса считывания на единицу, Еслиочередное считьваемое из блока 1 сло 050 4ко це подлежит выдаче, то ца кыхолесоотгетствующего селектора 7 сигналце формируется и по следующему сигналу на входе 23 процесс повторяетсядо тех пор, пока це будет считанослово, выделяемое соответствующим селектором 7. Затем процесс повторяется для следующего по приоритету входа блока 5,Запросы на считывание очередныхинформационных слов поступают асинхронно от приемников информации навходы 21 устройства. При неравномерном потоке запросов на считываниеицфорчациоцные слова могут быть подготовлены для выдачи всем приемцикамт.е. записаны во все регистры 2,...

Номер патента: 1316051

Опубликовано: 07.06.1987

Автор: Петренко

МПК: G11C 19/00, H03K 17/62

Метки: регистр, статический

...сигналлогической "1", поступающей на первые входы элементов И-НЕ 4 каждогоразряда.В результате этого, например, логическая "1" с входа 17 в элементеИ-НЕ 4 преобразуется в логический101, который поступает на Б-входтриггера 2, и на его выходе устанавливается логическая "1". При наличии 50логического "0" на входе 17 элементИ-НЕ 4 не изменяет своего состояния,что соответствует записи в разряд 1регистра логического "О", ЭлементыИ 9-12, первый 7 и второй 8 инверторы в совокупности с элементамиИ-НЕ 3-6 используются в качествеэлементов задержки на время, равное 1 2времени срабатывания триггера 2. В случае, если требуется обратный код записать с входов 17, необходимо подать импульсный сигнал логического "0" на вход 14 управления фазой...

Номер патента: 1319078

Опубликовано: 23.06.1987

Авторы: Александров, Кокаев, Коновалов, Слепышева

МПК: G11C 15/00, G11C 19/00

Метки: запоминающее

...2) управляющего чтением информации из триг 1319078Формула изобретения 45 50 55 гера 24, так и его обнулением, поступая навход элемента ИЛИ 25.Обнуление триггера 30 элемента памятиосуществляется после того, как будет считана информация из всех элементов 8 памяти данной строки матрицы и происходитих обнуление, элемент И 14 по сигналам свыходов элементов 8 памяти данной строкиматрицы сформирует высокий сигнал, покоторому элемент ИЛИ 31 устанавливает 10в нуль триггер 30. Формирователи 10 обнуляются по сигналу, сформированному элементами ИЛИ 18 после того, как осуществлено чтение информации из разрядов соответствующей строки.Формирователи 11 обнуляются по сигналу на шине 20, который формируетсяэлементом И 17 после того, как все...

Номер патента: 1325565

Опубликовано: 23.07.1987

Автор: Галкин

МПК: G11C 19/00

Метки: буферное, запоминающее

...устройства.На чертеже приведена структурнаясхема предлагаемого устройства.Устройство содержит накопитель 1,счетчик 2 адресов, блок 3 сравнения,вход 4 записи, вход 5 чтения, счетчик б адресов, элемент И-ИЛИ 7, элемент И 8, одновибратор 9, тактовыйвход 10, информационные выходы 1 иинформационные входы 12,Устройство работает следующим образом.Перед началом записи информациисчетчики 2 и б адресов устанавливаются в исходное состояние (цепи установки в исходное состояние перед режимом записи не показаны).При выполнении режима записи (на-,личие сигнала на входе 4 записи) импульсы записи с тактового входа 10устройства через элементы И 8 и ИИЛИ 7 поступают на тактовые входысчетчиков 2 и 6 адресов, Информация,поступающая на информационные...

Номер патента: 1332381

Опубликовано: 23.08.1987

Автор: Дикий

МПК: G11C 19/00, G11C 29/00

Метки: регистр, самоконтролем, сдвига

...сбоях в работерегистра 1 р сдвига, приводящих к изменению числа единиц на выходах (искажение информации в любом разряде либо в любом нечетном количестве разрядов одновременно, либо в любом количестве разрядов в разные моменты времени), информация на выходе элемента 2 свертки по модулю два изменяется, что ведет к изменению информации на вьжоде элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 5 и на выходе элемента И 4. В результате на выходе 10 устройства появляется логическая единица, означающая наличие ошибки в работе регистра 1 сдвига. Причем сигнал ошибки на выходе 10 устройства может появиться. только тогда, когда на втором входе элемента И 4 присутствует логическая единица, При наличии на этом входе логического нуля ошибка блокируется. Возможность...

Номер патента: 1332382

Опубликовано: 23.08.1987

Авторы: Рудницкий, Скороходов

МПК: G11C 15/00, G11C 19/00

Метки: записи, зарядовой, информации, приборах, регистр, связью, сдвига

...может быть любая ячейка памяти регистра сдвига, производитсянакопление зарядовых пакетов, посту бпающих из предыдущих ячеек памятирегистра сдвига. Это позволяет нетолько передавать но и преобразовывать информацию в регистре сдвига.На фиг. изображена схема реалиэа- З 0ции способа при режиме сдвига информации (зарядовых пакетов) в регистре; на фиг.2 - то же, при режиме накопления зарядовых пакетов.Регистр сдвига содержит ячейки .1 - 3 памяти, причем каждые три ячейки соответствуют одному разряду регистра. На фиг.1 и 2 показаны тактовые шины 4 - 6, вход 7 разрешениянакопления, вход 8 запрета и переклю 40чатель 9.Запись зарядовых пакетов производится в ячейку 1 первого разряда регистра (блок записи не показан),82 2Сдвиг информации в...

Номер патента: 1332383

Опубликовано: 23.08.1987

Авторы: Горбель, Околотенко, Петренко, Семененко, Сидоренко

МПК: G11C 19/00

Метки: буферное, запоминающее, последовательное

...такое, что счетчик 13 под воздействием многократных тактовых импульсов достигает своего конечного состояния - на выходах всех его разрядов устанавливаются логические единицы, то элемент И 18 открывается и на его выходе появляется уровень логической единицы, который, поступая на вход А ) .В второго блока 8 сравнения, вызывает появление на его выходе сигнала логической единицы. Этот сигнал блокирует элемент И 19 и открывает элемент И 22, в результате чего последующий синхроимпульс записи через элементы И 22 и ИЛИ 24 поступает на счетный вход регистра 5 адреса, который Формирует новый адрес для записи слова входной информации.Далее .устройство выполняет запись информации с выходов регистра 4 в основные, а состояния счетчика 13 - в...

Номер патента: 1332384

Опубликовано: 23.08.1987

Авторы: Гольдреер, Лисицын

МПК: G11C 19/00

Метки: буферное, запоминающее

..."1" на входе 14устройства разрешает запись логической "1" в триггер 31. Так как на остальных входах элемента И 23 имеетсяуровень логической , сигнал загрузки поступает через элементы И 23,ИЛИ 27 на вход элемента ЗЗ задержки.Задержанный сигнал осуществляет запись логической "1" в триггер 31,триггер запоминает признак операциизагрузки. Сигнал логической "1" через элементы И 5, ИЛИ 3 поступает напервый вход задания режима регистра2, что соответствует (таблица) режиму "сдвиг влево" регистра 2 управленияСигнал логической "1" с выходатриггера .3 поступает через элементИЛИ 28 и элемент 34 задержки на входсинхронизации регистра 2, Регистр 2 производит сдвиг логической "1" с входа 19 в последний разряд, переключая тем самым последний...

Номер патента: 1336118

Опубликовано: 07.09.1987

Автор: Невский

МПК: G11C 19/00

Метки: буферное, запоминающее

...Слово записывается по данномуадресу, Код адреса записи первогослова 1-го направления с выходовблока 121 элементов И поступает навторые входы счетчика 41 с адреса считывания и входы блока 14 элементовНЕ, С выходов блока 141 элементовНЕ обратный код адреса записи поступает на вторые входы счетчика 61слов.Таким образом, в счетчике 4 Е адре.са считывания будет зафиксированадрес первого слова, предназначенного для 1-го направления (в данномслучае 001010), а в счетчике 61 с -слов количество слов, среди которыхМОжет оказаться информация 1-го напранления (в данном случае 110101).Среди ранее. записанных (до появления первого слова 1-го направления)5слов информации 1-го направлениябыть не может. Сигнал с выхода элемента 131 задержки поступает...

Номер патента: 1339652

Опубликовано: 23.09.1987

Автор: Тесленко-Пономаренко

МПК: G11C 19/00

Метки: информации, сдвига

...После выполнения четырех этапов в горого цикла информация строк матргцы соот ветствует Фиг.ч,а.б,в,г, а после выполнения восьми этапов - Фиг,5,а, б,в,г. На. третьем цикле приема вход 3 3 ной информации запрещается прием информации четвертой строкой; с перво - го по четвертый этап информация второй строки переписывается в третью, а с четвертого по восьмой этапы переписывается последовательно разряд за разрядом принятая информация первой строкой во вторую (фиг.З,а,б,в, г). На четвертом цикле входная информация принимается только первой строкой Фиг.9,а,б,в,г, Таким образом, входная информация с помощью регистров 5 и 7 управления записывается в информационную матрицу (регистры 1 и 3 данных) Первый регистр 5 управления управляет...