Буферное запоминающее устройство

(51) 4 С 1 С 19/00 ИСАНИЕ ИЗОБРЕТЕНИЯ ДЕТЕЛЬСТВ АВТОРСКО)евй ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР(56) Авторское свидетельство СССРВ 974411, кл. С 11 С 19/00, 1980.Авторское свидетельство СССР И 763970, кл. С 11 С 19/00, 1977. (54) БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО(57) Изобретение относится к цифровой вычислительной технике, технике передачи дискретной информации и телеграфии и может найти применение в аппаратуре ввода - вывода данных и сопряжения узлов, обладающих различным быстродействием. Целью изобретения является повышение быстродействия буферного запоминающего устрой:ства. Устройство содержит регистры 1,: .каждый из которых выполнен на триггерах 2, триггеры 3, группу элементов И 4, группу элементов И 12, входы и выходы устройства. Если 1-1-й триггер находится в единичном состоянии, а ).-й - в нулевом, то .-1-й триггер переключается в нулевое, состояние, а 1-й - в единичное. Во всех .других случаях триггеры не переключаются, Записываемое число сразу продвигается через незанятые регист. ры в самый последний из них, а запре щающий сигнал, соответствующий единичному состоянию триггера с управляющей схемы, возникший при поступлении импульса записи на вход 7, как бы догоняет это число и фиксирует его в самом последнем из незанятых регистров. При поступлении сигнала сброса на вход 8 все триггеры переходят в нулевое состояние, с выходов их на управляющие входы всех регистров поступают сигналы, разрешающие в них запись. Информация, хранящаяся в регистрах, при этом теряется. 1 ил.Изобретение относится к цифровой вычислительной технике, технике передачи дискретной информации и телеграфии и может найти применение в аппа 5 ратуре ввода-вывода данных и сопряжения узлов обладающих различным быстродействием.Целью изобретения является повышение быстродействия буферного запоминающего устройства.На чертеже представлена функциональная схема буферного запоминающего устройства.Устройство содержит регистры 1, каждый из которых выполнен на триггерах 2 триггеры 3, группу элементов И 4., выход 5 контроля записи числа, вход б записи, вход 7 чтения, вход 8 сброса, информационные входы 9, выход 1 О наличия данных, инФормационные выходы 11 и группу элементов И 12.Буферное запоминающее устройство работает следующим образом, 25Каждый регистр 1 управляется схемой управления, в которую входят элементы И 4 и 12 и триггер 3.При поступлении импульса записи на вход 6 производится установка 3 О первого триггера 3 первой управляющей схемы в единичное состояние, в результате чего запрещается запись в первый регистр и в нем фиксируется число, находящееся на входах 9 устройства в момент поступления импульса записи на вход 6. Так как все свободные регистры доступны для записи, число, зафиксированное в первом регистре, последовательно записывается во все эти регистры. Сигнал "1" с единичного выхода триггера 3 поступает на второй вход элемента И 4 последующей схемы управления. Сигнал "1" с выхода этого элемента ус".45 танавливает второй триггер в единичное состояние, при этом запрещается запись во второй регистр. Кроме того, сигнал "1" с. единичного выхода первого триггера поступает на первый вход соответствующего элемента И 12, сигнал "1" с выхода которого, поступая на первый вход сброса первого триггера, возвращает его в исходное состояние, Аналогично устанавливаюту ся в единичное состояние и возвращаются в нулевое состояние и остальные триггеры, кроме последнего, который устанавливается в единичное состояние и остается в нем до поступления импульса на вход 7 сигналастирания записи. При переключениитриггеров управляющих схем на соответствующие регистры последовательноподаются импульсы, запрещающие запись в них. На управляющих входахпоследнего регистра сигналы запрещения записи остаются., что позволяетхранить в нем записанное число, Науправляющих входах всех предыдущихрегистров снова действуют сигналы,разрешающие запись в них. При посту"плении последующих импульсов записина вход 6 устройство работает аналогичным образом, только теперь невозвращаются в нулевое состояниесначала предпоследней Итриггер,затем 11-2 затем Юи т.д. При поступлении М-го импульса записи невозвратится в нулевое состояние первый триггер, При этом в Ирегистребудет хранитьсячисло, находившеесяна входах 9 устройства при поступлении второго импульса на вход 6, вМрегистре будет храниться число,находившееся на входах 9 устройствапри поступлении третьегс импульса навход 6 и т.д. В первом регистре будет храниться число, находившеесяна входах 9 устройства при поступлении И-го импульса на вход 6,При поступлении импульса стираниязаписи на вход 7 с выхода элемента И12 на первый вход сброса триггера 3последней схемы управления поступаетсигнал "1", который устанавливаетэтот триггер в нулевое состояние. Теперь, если предыдущий триггер нахо-дится в нулевом состоянии, последнийтриггер остается в нулевом состояниии разрешает запись в последний регистр. Если предыдущий триггер находился в единичном состоячии, то с выхода схемы И 4 после переключенияпоследнего триггера в нулевое состояние на установочный вход этого триггера поступает сигнал 1 р которыйустановит его опять в единичное состояние, Появление сигнала "1" на инверсном выходе госледнего триггера, при переключении его в нулевое состояние вызовет появление сигнала "1" на выходе элемента И 12, выход которого подключен к первому входу сброса предыдущего триггера, и этот триггер установится в нулевое состояние. Если триггер 2 находится в единичном4624 Формула изобретения При поступлении сигнала сброса на вход 8 все триггеры переходят в нулевое состояние, с выходов их на управляющие входы всех регистров посСоставитель С.ШустенкаТехред М.Ходанич Редактор О.Спесивых Корректор С.Шекмар Заказ 731/53 Тираж 558 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035," Москва, Ж, Раушская наб., д. 4/5Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина, 101 состоянии, предпоследний триггер опять переключится в единичное состоянйе и т.д. Этот процесс будет распространяться далее, пока не устанон5 вится в нулевое состояние первыи из находившихся ранее в единичном состоянии триггеров. Этот триггер обратно в единичное состояние не переключится, а останется в нулевом состоянии. В результате при переключении триггеров после поступления импульсов на вход 7 на выходах триггеров последовательна, начиная с последнего и заканчивая первым из находившихся до поступления этого импульса в единичном состоянии триггером, появятся и пропадут сигналы, разрешающие запись в соответствующие регистры, В итоге произойдет стирание числа, хранившегося в последнем регистре, и перезапись хранившихся чисел из предыдущих регистров в последующие, т.е. проиазайдет сдвиг информации на одну позицию к выходам устройства. 25Таким образом, алгоритм работы устройства сводится к следующему.Если 1-1-й триггер находится в единичном состоянии, а х-й в нулевом, то 1-1 триггер переключается в нулевое состояние, а -й - в единичное. Во всех других случаях триггеры не переключаются. Записываемое число сразу продвигается через незанятыес , регистры в самый последний из них,35 а запрещающий сигнал, соответствующий единичному состоянию триггера со управляющей схемы, возникший припоступлении импульса записи на вход 7, как бы цагоняет эта число и фиксирует его в самом последнем из незанятых регистров. 214тупают сигналы, разрешающие в них запись. Информация, хранящаяся в регистрах, при этом теряется. Буферное запоминающее устройство, содержащее последовательно соединенные регистры триггеры, первую группу элементов И, причем информационные входы первого регистра являются информационными входами устройства, выходы последнего регистра являются информационными выходами устройства, прямой выход каждого из триггеров подключен к первому входу соответствующегс элемента И.первой группы, выход которого подключен к первому входу сброса соответствующего триггера, а т л и ч а ю щ е е с я тем, чта, с целью повышения быстрадейсгвия устройства, ана содержит вторую группу элементов И, выход каждого из которых подключен к установочному входу соответствующего триггера, вторые входы сброса триггеров объединены и являются входом сброса устройства, прямой выход каждого из триггеров подключен к входу запрещения записи соответствующего регистра и первому вхацу последующего элемента И второй группы, второй вход которого подключен,к инверсному выходу соответствующего триггера, к входу записи соответствующего регистра и второму входу предыдущего элемента И первой группы, первый вход первого элемента И второй группы является входом записи устройства, второй вход последнего элемента И первой группы является входом чтения устройства, прямой выход последнего триггера является выходом наличия данных устройств. Инверсный выход первого триггера является выходом контроля записи числа устройства.