G11C 19/00 — Цифровые запоминающие устройства со ступенчатым движением информации, например сдвиговые регистры

Номер патента: 1495851

Опубликовано: 23.07.1989

Авторы: Зинин, Маслеников, Юдин

МПК: G11C 19/00

Метки: буферное, запоминающее

...И 10 и ИЛИ 9, воздействует навход управления блока 2 элементов1И-ИЛИ, подключая к адресным входамнакопителя 1 выходы счетчика 3 адреса записи. Высокий уровень сигналас выхода элемента ИЛИ 9, воздействуяна вход режима накопителя 1, переводит его в режим записи. После записи временной информации в накопитель 1 содержимое счетчика 3 не модифицируется, Следующее значение времени записывается в ту же ячейкунакопителя 1.Если код идентификатора входного 40слова соответствует измерительнойинформации, а перед этим в даннойгруппе фиксируется сбой, то сигнална входе 12 не проходит ни черезэлемент И 8, закрытый при сбое, ни 45через схему И 10, закрытую при идентификаторе измерительной информации.Таким образом, при возникновениивнутри группы...

Номер патента: 1499405

Опубликовано: 07.08.1989

Авторы: Вешняков, Гавриленко, Коваль, Лысенко

МПК: G11C 19/00

Метки: буферного, запоминающего, регистр, управляющий, устройства

...случаю без конфликтных ситуаций. Максимальная частота записи/считывания определяется длительностью Формируемьп импульсов и ранна 1/2 Г.Рассмотрим и сопоставим процессы переключения ЭП и УР. В режиме хранения транзисторы 40 и 41, образующие триггер хранения, запитаны через диод 45 46 и транзистор 42 током хранения, а транзисторы 43 и 44, образующие входной парафазный триггер, не запитаны. При формировании импульсов ток питания трацзисОров 40 и 41 увеличивается приблизительно па порядок, и запитываготся транзисторы 43 и 44. Открывается тот из них, база которого соединена с коллектором закрытого транзистора 40 (или 41) (.-1)-го ЭП,55Допустим, что конструктивно транзисторы 43 и 44 идентичны транзистору 12, Ицжекция заряда в их базы...

Номер патента: 1499406

Опубликовано: 07.08.1989

Авторы: Варшавский, Гольдин, Кондратьев, Цирлин

МПК: G11C 19/00

Метки: асинхронный, последовательный, регистр

...записана единица (011) или метка (101) - последнее означает, что значение очередного разряда сдвигаемого кода нулевое. В первом случае нулевое значение появится на выходе элемента 9, т,е, на информационном выходе 14 регистра, а во втором случае - на выходе элемента 10, т.е. на информационном выходе 15 регистра. Наконец, если в триггер из элементов 1, 3, 5 ячейки 7.п записана метка (010), то в триггер из ее элементов 2, 4, 6 может быть записана единица (011) или нуль (110), В первом случае нулевое значение появится на выходе элемента 9, т.е. на информационном выходе 14 регистра, а во втором случае - на выходе элемента 10, т,е. на цнформационном выходе 15 регистра.Получив информацию с выходов 14 и 15 регистра, приемник может снова...

Номер патента: 1501166

Опубликовано: 15.08.1989

Авторы: Барилов, Бекасов, Бекасова, Шкиртиль

МПК: G11C 19/00

Метки: регистр, сдвига

...На вхоц 19 подается логический ноль, По сигналу 1 нал а входе 16 (сдвига влево) Р-вход триггеров 2 через элементы 5 оказываются подключенными к выходам предыдущих триггеров 2, расположенных левее самой правой единицы в триггерах 3, За один такт выполняется сдвиг на один разряд, причем при сдвиге влево содержимое триггеров 2 и 3, располо" женных в разряде, хранящем самую правую единицу, обнуляется. Кроме того, при сдвиге влево происходит запись "1", во все триггеры 3, расположенные левее самок правой единицы в коде управления сдвигом.Вставка кодов в заданное место регистра осуществляется следующим5 15011образом. В триггеры 3 для хранениякода управления сдвигом записываетсякод в которои положение самой крайней справа единицы...

Номер патента: 1501167

Опубликовано: 15.08.1989

Авторы: Илясов, Исмагилов, Старцев, Фрадкин

МПК: G11C 19/00

Метки: буферное, запоминающее

...5, на вход Ъ/К" накопителя подается сигнал логической "1" - сигнал записи, выдается ответный сигнал ОЗП 23 во внешнюю среду, после чего возможноснятие входного сигнала ЗЗП. Затемпассивный уровень сигнала ЗЗП запоминается в триггере 3,При этом прекращается запись числа в накопитель 16, наращиваетсясчетчик 13, который теперь указывает на адрес следующегоцикла записи,разблокируется элемент 2.Установленный триггер 5 разрешамент 2 и выдается сигнал на выход25, индицирующий о наличии готовогоблока данных в накопителе 16,В случае поступления импульса34 Т на вход 21 происходит считывайие числа по адресу, определяемомусчетчиком 14. Цикл чтения аналогиченциклу записи, К концу цикла чтениясчетчик 14 наращен; триггер 6 сброшен,вследствие чего...

Номер патента: 1501169

Опубликовано: 15.08.1989

Авторы: Самусев, Шостак, Яскульдович

МПК: G11C 19/00

Метки: кода, маски, формирователь

...формируется код00011111 (табл.2). На выходе дешифратора 12 формируется код 00010000.Под управлением сигналов на выходедешифратора 12 все мультиплексоры 3,кроме мультиплексора 3 с номером М =3 передают на выход код с выходовблока 11. На выходе М-го мультиплексора 3 передается код с выхода блока1. В результате на выходе 9 формируется код:00000000 00000000 00000000 0000111111111111 11111111 11111111,т.е. как и задано слева сформировано М К + ш = 3 8 + 4 = 28 логических нулей."Маска справа". На входах 7 и 8установлен код .01. На выходе блока 1формируется код 11110000 (фиг. 1).На выходе блока 11 формируется код11111000 (см. табл.2). На выходе дешифратора 12 формируется код 00001000.Под управлением сигналов на выходедешифратора 12 все...

Номер патента: 1513520

Опубликовано: 07.10.1989

Авторы: Грездов, Лещенко, Лобок, Шумада

МПК: G11C 19/00

Метки: запоминающее, стековое

...3 записи и один из счетчиков 4 или 9 записи, в зависимости отл наличия соответственно сигнала , или с перейдут в следующее состояние.Вход 19 записи устройства имеет приоритет по отношеншо к входу 20 чтения, т.е. при наличии сигнала запи 1513си одновременно с сигналом чтения будет происходить запись поступающей информации, чтобы исключить ее потерю.5Считывание информации, записанной в стек, производится следующим образом. При высоком уровне сигнала "Зались" и низком уровне сигнала "Чтение" на входах устройства блок 2 уп равления анализирует состояние стека, т.еналичие в нем записанной информации (сигнал 1 ) и наличие записанной информации на приоритетном уровне (сигнал 4 ). При наличии запи санной, но не считанной информации в...

Номер патента: 1513521

Опубликовано: 07.10.1989

Автор: Чернышев

МПК: G11C 19/00

Метки: буферное, запоминающее

...и-и регистре 2 д (вовремя продвижения информации можетзаноситься в регистр 2 - 2новоеслово). При записи слова в последнийи - й регистр 2происходит следующее; триггер 3 +, устанавливается вединичное состояние, а триггер 3 -в нулевое состояние. Таким образом,низким потенциалом с нулевого выходатриггера 3, блокируется по третьей+1му входу элемент И 4и появляетсяразрешающий потенциал на втором входеэлемента И 4по окончании действия импульса с выхода элемента И 4на первом входе элемента И 4 , появляется также разрешающий потенциалс выхода элемента НЕ 5. При считывании информации на вход 10 подаетсяимпульс чтения, который поступаетна вход элемента НЕ 7 и четвертыйвход элемента И 4 на выходе элемента И 4 д+, появляется импульс...

Номер патента: 1513522

Опубликовано: 07.10.1989

Автор: Лебедев

МПК: G11C 19/00

Метки: памяти, перестраиваемого, регистра, сдвига, ячейка

...сдвигаиз. таких ячеек.Ячейка памяти содержит последовательно соединенные элементы 1 памяти, 15первый 2, последний 3 элементы памяти, три элемента И 4-6, элемент ИЛИ7, инвертор 8. На Фиг. 1 показаны также информационные вход 9 и выход 10ячейки памяти, тактовый вход 11 и 20вход 12 включения-выключения (управляющий вход) ячейки памяти,Ячейка памяти работает следующимобразом.На тактовый вход 11 поступают непрерывно тактовые сигналы Т (сдвигаю-шие импульсы) на вход третьего элемента И б. При сигнале логической единицы на входе 12 управления, который поступает на другой вхоц элемента И б,тактовые сигналы Т проходят черезэлемент И б и поступают на управляющие входы последовательно соединенныхэлементов 1 памяти. Информация, которая хранится...

Номер патента: 1517065

Опубликовано: 23.10.1989

Авторы: Зубцовский, Лупиков

МПК: G11C 19/00, G11C 29/00

Метки: буферное, запоминающее

...Прц это. пс положител 1 ному перепаду сигнала на выходе элеепт; 11( 11 срабатывает одновибратор 13, Выходной сигцал которого проходит через элемент ЛИ 7 ц уменьшает Еа )-дшццу соер:кц.ое счетчш(а 5, Псле чего сигнал )а выходе )31 еыента 10 .ацержки перел:сывает код лерг)ого воспроизнодимого идентификатора (тестовой последовательеости), считыгзаемь;:" ц 3 блока 2 па)лтп пО адресур сфсргро 3 цпому на счетч;ке 5 Б счетчик 3 1;.Екик образом, подготавлигзается наальяый ацрес чтсция пернсй цнформапз.о 1 се По(Сдовательиости, Чтение цпфсрмациоццых слои данной последоваесзьпостп ца Выходы 15 гстройстна гэоцзводис под Воздействием сггналов зо Б;)ду 1 упразлецця, Задним фроптсм сцгцала ца Выходе элемента 11 Л 1 6 процзводцтсл модификация...

Номер патента: 1520596

Опубликовано: 07.11.1989

Авторы: Глыбин, Демченко, Семенов, Трофименко

МПК: G11C 19/00

Метки: запоминающее

...памяти,На информационный вход устройства поступает следующее информационное слово, Результат сравнениясовпадение, т,е, на выходе блокасравнения К-го канала "1", на выходеэлемента 2 "0", Сигнал совпадениячерез и элемент ИПИ 4 поступает навход триггера 5 и устанавливает егов состояние "1", а триггеры остальных блоков управления устанавливаются в состояние О. Так как на прямомвыходе мажоритарного элемента 2,триггера 5 - "1" и результат сравнения - совпадение., то сигнал ТИ 1 поступает на вход триггера 7 и устанавливает его в "1", что позволяет прохождение сигнала ТИ 2 на С-вход сдвигового регистра 1 для записи результата сравнения и установки триггера 5всех каналов устройства в исходноесостояние, а именно, последующего канала в состояние...

Номер патента: 1520597

Опубликовано: 07.11.1989

Авторы: Лещенко, Лобок, Логвиненко

МПК: G11C 19/00

Метки: запоминающее, стоковое

...счетчика 4 сигнал ,д при. наличии информации наприоритетном уровне стека, Послеэтого соответствующий реверсивныйсчетчик устанавливает на адресныхвходах соответствующего блока оперативной памяти (13 или 14) адрес последней записанной информации на данном уровне стека. Дешифратор устанавливает разрешающий сигнал (Ч,или Чнизкого уровня )на управляющем входе выборки данного блока оперативнойпамяти, после чего адрес для считывания информации устанавливается на адресных входах накопителя 1, так какка управляющем входе второго коммутатора 6 присутствует сигнал высокогоуровня (К 2= 1). Для управления внешними устройствами выдается на управляющий выход 21 устройства сигнал"Считывание" низкого уровня (Ч О),В то же время адрес, по...

Номер патента: 1524093

Опубликовано: 23.11.1989

Автор: Уткин

МПК: G11C 19/00

Метки: буферное, запоминающее

...то режим третьего регистра 15 определяется сигналом на втором входе 23 задания режима устройства, При отсутствии сигнала на нем и, следовательно, на выходе элемента ИЛИ 11 третий регистр 15 находится в режиме записи инФормации, поступающей с выходов накопителя 2, а при наличии сигцала в режиме обнуленияПричем запись производится по положительному перепаду.15240С.геггуюггггггг цикл записи начинаетсяпрц поступлении очередного импульсацд вход 20 записи, Причем процессздц;гсзг гцгформации в каждую ячейку накопителя 2 и изменения состояния пер 5ного счетчика 9 аналогичны процессув предыдущем цикле,После поступления на вход синхрогцгзацгцг второго счетчика 1 О числа им 1 Опульсов, соответствующего инверсномукоду числа циклов, на его выходе...

Номер патента: 1524094

Опубликовано: 23.11.1989

Авторы: Овчинников, Овчинникова

МПК: G11C 19/00

Метки: буферное, запоминающее

...управляет переключением второго мультиплексора 6 и коммутатора 7.Считывание в прямом направлении, В этом случае через второй мультиплексор 6 ца вход сумматора 5 поступает код числа М 8. На другой входпрсумматора 5 поступает двоичное число с выхода счетчика 3 записи, из которого вычитается код М 8. Результатпрвычитания с выхода сумматора 5 поступает на информационные входы счетчика 4 считывания и определяет первую ячейку блока 1, с которой начинается считывание. Количество бит информации, счцтацное из памяти, определяется числом тактовых импульсов ТИ СЧ. Для считывания в прямом направлении тактовые импульсы ТИ СЧ через коммутатор 7 подаются на вход "+1" счетчи 30 ка 4 считывания, При считывании в прямом направлении сигнал 9 выбран...

Номер патента: 1529290

Опубликовано: 15.12.1989

Авторы: Голубцов, Пархоменко, Харламов

МПК: G11C 19/00

Метки: блок, памяти

...устойчивое состояние логической единицы на его выходеЕсли запись информации н триггеры регистра 1 произведена правильно, то ни на одном из выходов блока б сравнения це появится сигнал логической единицы, сигнализирующий об отказе соответствующего триггера. В этом случае будут открыты первые группы входов селектора 7, сигналы Е на входах равны нулю. Следовательно, значения сигналов на прямых выходах триггеров регистра постуйят на соответствующие информационные выходы блока. В случае отказа какого-либо триггера в регистре 1 на выходе блока 6 сравнения появляется единичный сигнал Отказ , который открывает вторую группу входов селектора 7 и, поступив также на селектор 4, откроет группу его информационных входов, подготавливая тем...

Номер патента: 1529291

Опубликовано: 15.12.1989

Автор: Семенов

МПК: G11C 19/00

Метки: реверсивный, регистр, сдвига

...относится к вычислительнои технике и может быть использовано в цифровой, измерительной,вычислительной технике в измерите 5:лях интервалов времени.Цель изобретения - повышение надежности регистра сдвига.Па чертежепредставлена электрическая схема предлагаемого регистра.Регистр содержит ячейки 1-3, входвыходы 5. Каждая ячейка 1-3 регистра состоит из элементов 6 и 7 задержки, элемента И 8, инвертора 9и 10, элемента ИЛИ-НЕ 11, элементаИЛИ 12, триггера 13. Последняя ячейка регистра содержит также элементы14 и 15 задержки.Реверсивный регистр сдвига работает следующим образом.20Прп поступлении на вход 4 импульсов высокого потенциала длительностьюд ( ;, ( 3 Г, где С - величина задержки элементов 6, 7. 14 и 15 задержки, информационные импульсы...

Номер патента: 1531172

Опубликовано: 23.12.1989

Авторы: Варшавский, Кравченко, Мараховский, Цирлин

МПК: G11C 19/00

Метки: асинхронный, параллельный, регистр

...Значение "0" на управляющем выходе 15 регистра делает нечувствительными ячейки 1-3 памяти и управляющий триггер 8 к изменению значений сигналов на информационных входах 11-13 (отсекает регистр от информационных входов). Очевидно, что после этого произвольным образом могут изменяться сигналы на информационных входах 11-13 ячеек 1-3 памяти с тем, чтобы к моменту следующей записи кода в регистр на этих входах были установлены значения, соответствующие разрядам записываемого кода.Перед новой записью кода регистр должен быть возвращен в исходное состояние, для чего подается значение "0" на его управляющий вход 14, Это вызывает появление значения "1" на выходе инвертора 7 и элементов 6 ячеек 1-3 памяти, затем - значения 1 01 на выходах...

Номер патента: 1547031

Опубликовано: 28.02.1990

Автор: Гавриленко

МПК: G11C 19/00

Метки: буферное, запоминающее

...11 отпадает необходимость, если инФормация в ячейки блока памяти будет записываться по переднему Фронту сигнала выборки, который поступает с дешифратора 6 Ячейки памяти могут быть выполнены в виде В-триггера, имеющего вход синхронизации по переднему фронту синхроимпульса.Предлагаемое устройство требует одного запоминающего устройства, общий объем памяти которого в 1 раз меньше по сравнению с общим объемом двух запоминающих устройств, служащих отдельно для записи и отдельно для считывания. Коэффициент Ь может быть различным в зависимости от средней скорости Чз, записи и средней скорости Ч считывания. Сравним оба эти устройства. Возьмем случай, когда скорость Чз записи и скорость Ч считывания величины постоянные и Чз больше Ч, тогда для...

Номер патента: 1550585

Опубликовано: 15.03.1990

Автор: Друз

МПК: G11C 19/00

Метки: буферное, запоминающее

...тактовый импульс устанавливает в единичное состояние триггер 7, который открывает элемент И 5 и этот же тактовый импульс устанавливает счетчик 2 в нулевое состояние. После этогосигнал на выходе блока 4 сравненияснимается и триггер 7 устанавливает 5 10 15 20 25 30 35 ся в нулевое положение очереднымтактовым импульсом, тем самым закрывая элемент И 5. После установкирежима чтения по входу 11 устройствавнешнее устройство подает импульсычтения по входу 10. Первый импульспо входу 10 устанавливает в единичноесостояние триггер 8, который подготавливает к открыванию элемент И 6,Считываемые данные из накопителя 1подаются на информационные выходы 14устройства, а адреса ячеек накопителя задаются также счетчиком 2, который аналогично изменяет...

Номер патента: 1554028

Опубликовано: 30.03.1990

Автор: Сысков

МПК: G11C 19/00, G11C 29/00

Метки: регистр, самоконтролем, сдвига

...результирующая информация с выходов сумматора 3. Одновременно на контрольных входах схемы 4 сравнения устанавливается содержимое контрольных разрядов сдвигового регистра 1. Поимпульсу синхронизации вся информация поступает на соответствующие входы элементов И 7,Табл. 2 - таблица истинности поясняет работу схемы 4 сравнения и приведена для комбинации логических значений контрольных разрядов сдвигового регистра .(например, "1 1 1") .Таким образом, за счет введения дешифратора и схемы сравнения обеспечивается обнаружение искажения информации в двух соседних разрядах сдвигового регистра, что приводит к уве-личению достоверности контроля работы предлагаемого регистра.1554028 Продолжение табл.2 Выход сумматора 3 " 1 1 0 1" И 7, И 7...

Номер патента: 1557588

Опубликовано: 15.04.1990

Авторы: Водяхо, Грушин, Календарев, Новиков, Новоселов, Плюснин, Пузанков

МПК: G06F 7/58, G11C 19/00

Метки: регистр, универсальный

...или 1000.Режим сдвига .информации,На входы 9 и 10 подается "0", навходы 11, 13, 16 подается "1", навход 12 - последовательность сигналов для сдвига в регистр, на синхровходе 15 присутствует серия синхросигналов. Сдвиг информации и записьее в 0-триггреы осуществляется посинхросигналам. Информация снимается с регистра параллельно с разрядных выходов 14 либо последовательно с выхода 14 последнего разрядарегистра.Режим генерации ПСП.На входы 9 и 13 подается "0",на входы 10, 11, 16 подается "1",на синхровход 15 подается серия синхроимпульсов.Информация, формируемая в 0-триггерах, сдвигается через сумматоры3 по модулю два и элемент И-ИЛИ 4,Генерация ПСП осуществляется согласно реализованному в регистре полиному обратных связей,Режим...

Номер патента: 1559379

Опубликовано: 23.04.1990

Авторы: Авраменко, Горбель, Гузь, Петренко, Сидоренко

МПК: G11C 19/00

Метки: буферное, запоминающее, оперативное

...на четвертый вход 69дешифратира выбора информации, а нулевые сигналы с остальных разрядовэтого регистра поступают на первуюгруппу входов первого сумматора 16.После записи командного слова врегистр 11 устройство готово к работе в режиме записи информации и нахо-,дится в режиме ожидания поступленияимпульса начала кадра. По заднемуФронту этого импульса, поступающегона вход 45 начала кадра устройства,триггер 6 устанавливается в единицуи разрешает срабатывание триггера 7 25по первому с грочному импульсу, поступающему на вход 52 строчных импульсовустройства, который, в свою очередь,разрешает работу блока 21 синхронизации записи и блока 22 контроля записи единичным сигналом, поступающимна второй 94 и восьмой 128 входы блоков...

Номер патента: 1564695

Опубликовано: 15.05.1990

Автор: Невский

МПК: G11C 19/00, H03K 5/06

Метки: буферное, запоминающее

...выхода (ь+1)-го триггера группы 10Сигнал единичного уровня с выхода х-го элемента И четвертой5 15 группы 15 поступает на -й вход управления коммутатора 4 и на вход установки в ноль маркера х-го регистра 1, Данный сигнал разрешает передачу информации из -го регистра через коммутатор 4 на выход устройства и переводит разряд маркера ь-го регистра 1 в нулевое состояние, Сигнал нулевого уровня с инверсного выхода х-го триггера группы 10 через 1-й элемент задержки группы 16 (время задержки равно длительности импульса чтения) поступает на первый вход "го элемента И первой группы 7 и блокирует поступление сигнала единичного уровня на первый вход х-го элемента И второй группы 9. Таким образом, исключается воэможность повторного обращения...

Номер патента: 1571678

Опубликовано: 15.06.1990

Авторы: Абдулкин, Нарышкин, Турукин

МПК: G11C 19/00

Метки: записи, информации, регистр, сдвига

...- повышение разрешающей способности устройства, т.е.сокращение интервала времени нечувствительности устройства к входным импульсам,На фиг. 1 приведена схема устройства;на фиг. 2 - временные диаграммы его работы,Устройство содержит первый 1 и второй2 О-триггеры, триггер 3 первого разряда регистра сдвига, в который записывается последовательность входных импульсов,информационный 4 и тактовый 5 входы устройства, первый б и второй 7 информационные выходы устройства и выход 8 триггера3, На диаграммах а - д на фиг. 2 показанысоответственно сигналы на входах 4 и 5 ивыходах 7 - 8 устройства,Устройство работает следующим образом.При поступлении на вход 4 устройстваинформационного импульса происходит запись его в триггер 1. Единичный...

Номер патента: 1571679

Опубликовано: 15.06.1990

Авторы: Веселовский, Гриц

МПК: G06T 1/00, G11C 19/00

Метки: буферное, запоминающее

...опе-рация чтения для блоков 2 и 3 дополнитель-НОЙ памяти,ПерваЯ заявка ЗАП, посгупившая на , Вход 17, устанавливает триггер 48 ТОРОП всостояние, соответствующее записи в ос, новной блок 1 памяти, и, пройдя через пер вый 52 и третий 54 элементы И-ИЛИ,оустанавливает триггеры 49 ТРВ ДП 1 и 50ТРВ ДП 2 в состояния, соответствующие вы-бору блоков 2 и 3. Сигнал на выходе 32 , обеспечивает выбор счетчика 4 Азп мульти, плексорами 6 МХАх и 7 МХАу, В результатев выходные регистры 63 блоков 2 и 3 из , ячеек, определяемых координатами Ах и Ау", заносятся коды поправок координатам столбцов и строк и кодь 1 количества злемен- тОВ изображ 8 ния на первых лин 8 йных участках ломаной преобразования, которые затем заносятся в счетчики 13 и 14 по сигналам...

Номер патента: 1571756

Опубликовано: 15.06.1990

Автор: Леухин

МПК: G11C 19/00, H03K 17/62

Метки: последовательных, приближений

...состояниями вйходовтриггеров первой пары). Работа устройства на втором и последующих шагах приближения аналогична описанной. В данном случае (для 8-разрядного устройства) работа заканчивается после действия четвертого тактового сигнала. По переднему фронту этого сигнала в последнюю пару триггеров 1 записывается результат приближения, а по заднему фронту срабатывает счетчик 6, при этом на выходе элемента И 2 (выход 20) формируется сигнал конца цикла. Этим же сигналом блок управления 3 устанавливается в исходное состояние.Новый цикл последовательного приближения инициируется сигналом запуска на входе 19.формула изобретенияУстройство последовательных приближений, содержащее вос Р-тригг - ров, выходы которых являются основными...

Номер патента: 1575236

Опубликовано: 30.06.1990

Автор: Никитин

МПК: G11C 19/00

Метки: буферное, запоминающее

...кодограммы) в регистре 6, выдает единичный сигнал на второй вход элемента И 9 (на первом входе которого - единичный импульс запроса), в результате чего элемент И 9 формирует импульс опроса для блока 4,Блок 4 представляет собой пирамиду опроса, например, ключей, на которые выводится информация (поразрядно) о наличии "единиц" в регистре 6 и опрос осуществляется до первой найденной "единицы" справо налево, после чего при нахождении этой "единицы" сигнал об этом поступает на соответствующий вход управления коммутатора 3, переключающегося на вывод кодограммы с соответствующих входов коммутатора 3 на выходы 201 второго коммутатора 12.При этом на вход 211 управления второго коммутатора 12 подается единичный сигнал с выхода элемента И 8, так...

Номер патента: 1575237

Опубликовано: 30.06.1990

Автор: Невский

МПК: G11C 19/00

Метки: буферное, запоминающее

...Далее процесс повторяется в вышеуказанном порядке.В режиме одновременной записи и считывания информации сигналы единичного уровня устанавливаются на входе 12 чтения и входе 14 записи устройства, Сигнал нулевого уровня с входа 23 регенерации устройства поступает на вход седьмого элемента И 19, где запрещает прохождение информации для регенерации, Поступление тактовых сигналов на входы реверсивного счетчика 1 блокировано сигналами нулевого уровня на третьем входе третьего И 4 элемента (с выхода третьего элемента НЕ 22), на первом входе шестого И 18 элемента (с выхода второго элемента НЕ 21). Мультиплексор 8 в соответствии с содержимым реверсивного счетчика 1 подключает выход 1-й заполненной ячейки 10 к входу четвертого И 11 элемента,...

Номер патента: 1575238

Опубликовано: 30.06.1990

Автор: Лупиков

МПК: G11C 19/00

Метки: буферное, запоминающее

...Если же в блок 1 памяти произведена запись достоверных данных, то передатчик информации направляет сигнал на вход 23, который переписывает содержимое счетчика 6 в регистр 10, воздействует на вход управления мультиплексора 5 и подключает к вторым входам группы 13 сумматоров по модулю два, нафпервых входах которых присутствует в данный момент нулевой уровень сигнала, выхо 1575238ляется по входу 25 (чтение блока данныхвыполнено с ошибкой), этот сигнал переписывает в счетчик 7 содержимое регистра 11, т.е, восстанавливает начальный адрес чтения блока, и через элемент ИЛИ 19 и элемент 33 задержки осуществляет запись в счетчик 9 кода длины блока обмена со входа 36. Если же блок данных приемником был считан правильно, то он направляет...

Номер патента: 1583980

Опубликовано: 07.08.1990

Авторы: Джанджулян, Мирзоян, Ягджян

МПК: G11C 19/00

Метки: буферное, запоминающее

...импульсом (задним фронтом) происходит сброс триггера 22 и на выходе 36 устанавливается единичный уровень, но так как на управляющем .выходе 34 (Запись/Чтение) нулевой уровень, то внешнему устройству запрещается выдавать сигнал Запрос записи.В момент времени ж на временной диаграмме представлена ситуация, когда происходит чтение из последней ячейки накопителя 2. На выходе элемента ИЛИ 27 ,устанавливается нулевой уровень, на управляющем выходе 37 Запрос приема данных устанавливается единичный уровень. Последним тактовым импульсом устанавливается в единичный уровень старший разряд счетчика 10 и тот же уровень устанавливается на управляющем выходе устройства 34, тем самым разрешая чтение из накопителя 3 и запись в накопитель 2. Задним...