Последовательное буферное запоминающее устройство

ра 11 - данные с его второго входаданных.Таким образом, на первые входы(А) сумматора 12 поступают через смультиплексор 10 входные данные впрямом коде, на его вторые входы (В)через инверсный выход мультиплексора11 - данные из регистра 4 в инверс+ном коде, а на .третий вход (вход заема сумматора) - логическая единица.Сумматор 12 производит вычитание изчисла, поступившего на вход А, числа,поступившего на вход В по методу вто рого дополнения, который реализуетсяследующим образом. Сумматор 12 выполняет сложение числа на первом (А)входе, представленного в прямом коде,числа на втором (В) входе, представленном в обратном коде, и прибавляетк полученной сумме единицу младшегоразряда, поступающую на третий (Ро)выход заема. В результате на выходесумматора 12 формируется число, рав" 25 ное разности между значением входнойинформации и числом, записанным врегистре 4 в предыдущем цикле записи.1 30 ров 10 и 11 и переключающий их таким образом, что на входы А сумматора 12 поступает число иэ регистра 4, а на входы В - число с входа. данных устройства. Далее на выходе суммато ра появится раэиость чисел аналогично описанному, однако это будет разность между числом, записанным в регистре 4 в предыдущем цикле записи, и числом, находящимся на входе устройства. Таким образом, на выходах сумматора 12 формируется число, представляющее собой модуль разности указанных чисел, которое поступает на вторые входы А второго блока 8 сравнения. На треьи входы В этого блока поступает число свхода кода приращения устройства. Блок 8 сравнения сравнивает числа на входах А и В и в случае, если АВ, на выходе (А (. В) блока появляется сигнал и разрешает прохождение синхроимпульса записи через элемент И 22, второй элемент ИЛИ 24 на синхровход регист" ра 5 адреса, который формирует но 1 133Изобретение относится к областивычислительной техники и может бытьиспользовано при построении буферныхзапоминающих устройств в системах :,сбора, передачи и обработки данных,в частности в устройствах сбора информации от цифровых датчиков в системах телеметрииЦель изобретения - расширениефункциональных возможностей запоминающего устройства за счет анализавходных данных и исключения записи внакопитель.малоиэменяющихся данных,На чертеже представлена структурная схема последовательного буферного запоминающего устройства.Последовательное буферное запоминающее устройство содержит накопи"тель 1, первый 2, второй 3 и третий4 регистры, четвертый регистр 5 адреса, дешифратор б, первый 7, второй8 и третий 9 блоки сравнения, первый1 О и второй 11 мультиплексоры, сумматор 12, счетчик 13, реверсивный счетчик 14, триггер 15, первый 16 и второй 17 элементы задержки, элементыИ 18 - 22 с первого по пятый, первый23 и второй 24 элементы ИЛИ и первый25 и второй 26 элементы НЕ.Устройство работает следующим образом,Перед работой регистры, счетчикии триггер 15 приводятся в исходноесостояние. При этом элемент И 21 заблокирован сигналом низкого логическогоуровня с прямого выхода триггера 15 вто же время сигнал высокого логическогоуровня на первом входе элемента И 22разрешает прохождение синхроимпульсазаписи. Входная информация параллельным кодом поступает одновременно навходы данных регистра 4 и на первыевходы (А) блока 9 сравнения, которыйвыполняет сравнение его с кодом, записанным в регистре 4 в предыдущемцикле записи и поступающим с его выхода на вторые входы (В) блока 9.сравнения. Если значение кода на первых входах (А) больше либо равно значению кода на вторых входах (В), тона втором выходе (А Ъ В) блока 9сравнения появляется сигнал, которыйпоступает на вторые входы управлениямультиплексоров 10 и 11 и переключает их в такое состояние, что на выход первого мультиплексора 10 поступают данные с его первого входа данных, а на выход второго мультиплексо-,23832 Если число на входе А блока 9 сравнения меньше числа, поступающего на вход В, то на его выходе А ( В появляется сигнал, поступающий на первые входы управления мультиплексо40 з1332 вый адрес для записи слова входной информации.Кроме того, синхроимпульс записи с выхода второго элемента ИЛИ 24 через элемент 17 задержки поступает на синхровход регистра 2, при этом информация с выхода регистра 4 переписывается в основные, а состояние счетчика 13 - в дополнительные разряды ячейки накопителя 1, Через первый и второй элементы 16 и 17 задержки синхроимпульс записи поступает на вход "Сброс" счетчика 13, обнуляя его, и на сннхровход регистра 4, при этом информация, присутствующая на входе устройства, запишется в регистр.Дальнейшая запись поступающей информации происходит аналогично.Если, начиная с какого-либо момен" та времени, входная информация остается неизменной либо ее изменение по абсолютной величине не превьппает значения числа заданного на входах кода приращения информации, то, появившись на входе устройства впервые, с приходом очередного синхроимпульса записи она записывается в регистр 4, после чего блок 8 сравнения, сравнивая значения информации на входах А и В, установит факт А ( В и на входе блока (А с В) появится сигнал низкого логического уровня и, блокируя элемент И 22, запретит прохождение последующих синхроимпульсов записи на синхровход, регистра 5 адреса и другие узлы устройства.Уровень логического нуля, посту пая на вход элемента НЕ 26, инвертируется и разрешает прохождение синхроимпульсов записи через элемент И 19, первый элемент ИЛИ 23 на счетный вход двоичного счетчика .13, который считает количество тактов повторяющейся информации.Как только входная информация изменится настолько, что абсолютная величина разности входной информации и числа в регистре 4 превысит значение кода приращения, сигнал с выхода блока 8 сравнения уровнем логической единицы разрешит прохождение синхроимпульса записи через первый элемент 22 на узлы устройства и запретит его прохождение на синхровход55 счетчика 13 через второй элемент И 19, так как на его вход поступит уровень логического нуля с выхода эле 3834мента НЕ 26. С выхода элемента И 22синхроимпульс записи через второйэлемент ИЛИ 24 поступает на счетныйвход регистра 5 адреса, где Формируется новый адрес для записи числав накопитель. Сннхроимпульс записи через элемент 17 задержки поступаетна синхровход регистра 2 и информация из регистра 4 перепишется в основные,. а состояние счетчика 13 - в дополнительные разряды ячейки памяти накопителя 1. С выхода элемента 17задержки синхроимпульсы записи поступают на вход элемента 16 задержки, а с его выхода на вход "Сброс" счетчи- ка 13, обнуляя его, и на синхровход регистра 4, записывая в него новую информацию.Если абсолютная величина разности входной информации и информации в регистре 4 числа равна нулю либо не превьппает значения числа, заданного на входах кода приращения устройства, а число циклов записи такое, что счетчик 13 под воздействием многократных тактовых импульсов достигает своего конечного состояния - на выходах всех его разрядов устанавливаются логические единицы, то элемент И 18 открывается и на его выходе появляется уровень логической единицы, который, поступая на вход А ) .В второго блока 8 сравнения, вызывает появление на его выходе сигнала логической единицы. Этот сигнал блокирует элемент И 19 и открывает элемент И 22, в результате чего последующий синхроимпульс записи через элементы И 22 и ИЛИ 24 поступает на счетный вход регистра 5 адреса, который Формирует новый адрес для записи слова входной информации.Далее .устройство выполняет запись информации с выходов регистра 4 в основные, а состояния счетчика 13 - в дополнительные разряды ячейки накопителя 1 аналогично описанному, после чего в регистр 4 перепишется информация, присутствующая в данный момент на входах устройства, а счетчик 13 обнулится.Дальнейшая запись информации, поступающей на вход устройства, происходит аналогично.Каждый синхроимпульс записи, поступающий на регистр 5 адреса, поступает также на первый вход +1 ревер-, сивного счетчика 14, увеличивая тем32383 5 10 15 20 25 30 35 40 50 5 13самым его содержимое на единицу. Прнзаполнении всех ячеек накопителя,что соответствует достижению счетчи 1ка 14 своего конечного состояния,сигнал с первого выхода реверсивногосчетчика, воздействуя на Я-вход триггера 15, вызывает его переключение,в результате чего на инверсном выходе триггера устанавливается логический ноль, а на прямом - логическаяединица, блокируя тем самым элементИ 22, и открывает элемент И 21, подготавливая устройство к работе в режиме считывания,Считывание информации из устройства производится следующим образом,При считывании информации из внеш"него устройства на вход считыванияпоступают синхроимпульсы, каждый изкоторых соответствует одному тактувыходной информации. Считывание информации производится по заднемуфронту импульса считывания. Если вдополнительных разрядах накопителя1 записаны нули, т.е, информация призаписи не повторялась, то на выходепервого блока 7 сравнения появитсясигнал высокого логического уровня(счетчик 13 перед работой обнуляется), разрешая прохождение синхроимпульса через элемент И 21 на второйвход -1 реверсивного счетчика 15 .иэлемент ИЛИ 24; а через последний -на счетный вход регистра 5 адресакоторый по переднему фронту импульсасчитывания формирует адрес ячейкинакопителя 1, В каждом такте считывается информация на следующей попорядку ячейке памяти накопителя 1.Если в очередной ячейке в дополнительных разрядах записано какое-либозначение, то на.выходе первого блока 7 сравнения появится уровень логи"ческого нуля, элемент И 21 будет заблокирован, импульсы считывания непроходят на счетный вход регистра 5адреса. Уровень логического нуля с .выхода первого блока 7 сравнения инвертируется элементом НЕ 25, откры- -;.вая тем самым элемент И 20, через который импульсы считывания поступаютна первый элемент ИЛИ 23, а с негона счетный вход счетчика 13, Счеттактов синхроимпульсов считыванияпродолжается до момента совпадениязначения счетчика 7 со значением, записанным в дополнительных разрядахячейки памяти накопителя 1. При совпадении работа продолжается аналогично описанному, сигнал с выхода элемента ИПИ 24 сбрасывает показаниясчетчика 13,Каждый синхроимпульс считывания,поступая на второй вход "1 реверсивного счетчика 14, уменьшает его содержимое на единицу. При считыванииинформации нз последней ячейки накопителя счетчик 14 обнуляется (состояние логического нуля на всех выходахсчетчика), в результате чего на втором выходе счетчика В появляется сигнал, переключающий триггер 15 в нулевое состояние, при этом на инверсномвыходе триггера устанавливается единичный уровень, а на прямом - нулевой.При этом элемент И 2 блокируетсясигналом низкого логического уровняи дальнейшая работа устройства в режиме считывания прекращается. Одновременно с этим уровень логическойединицы с инверсного выхода триггера15 поступает на вход элемента И 22,.подготавливая устройство к записи,Формула изобретения Последовательное буферное запоминающее устройство, содержащее накопитель, информационный вход и выход которого подключены соответственно к выходу первого регистра и к входу второго регистра, первый выход которого является выходом данных устройства, первый вход данных первого регистра подключен к выходу третьего регистра, вход данных которого является входом данных устройства, синхровход третьего регистра подключен к входу сброса счетчика и к выходу первого элемента задержки, вход которого подключен к выходу второго элемента задержки и к синхровходу первого регистра, второй вход данных которого подключен к выходу счетчика, к входу первого элемента И и к первому входу первого блока сравнения, второй вход которого подключен к выходу второго регистра, тактовый вход счетчика подключен к выходу первого элемента ИЛИ, первый и второй входы. которого подключены соответственно к выхорам второго и третьего элементов И, первый вход которого являет-, ся вхором чтения устройства и подключен к первому входу четвертого элемента И, второй вход которогоТираж 589 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская иаб., д. 4/5Заказ 3839/48 Производственно-полиграфическое предприятие, г, Ужгород, ул, Проектная, 4 подключен к выходу первого блока сравнения и к входу первого элемента НЕ, выход которого подключен к второму входу третьего элемента И, тре,5 тий вход четвертого элемента И подключен к прямому выходу триггера, инверсный выход которого подключен к первому входу пятого элемента И, второй вход которого подключен к выходу второго блока сравнения и к входу второго элемента НЕ, выход которого подключен к первому входу второго элемента И, второй вход которого является входом записи устройства и подключен к третьему входу пятого элемента И, выход которого подключен к входу сложения реверсивного счетчика и к первому входу второго эле мента ИЛИ, второй вход которого под О ключен к выходу четвертого элемента И и к входу вычитания реверсивного счетчика, выход второго элемента ИЛИ подключен к входу второго элемента задержки и входу регистра адреса, вы б ход которого подключен к входу дешифратора, выход которого подключен к адресным входам накопителя, первый и второй выходы реверсивного счетчика подключены соответственно к входам установки и сброса триггера, вы 383 8ход первого элемента И подключен к первому входу второго блока сравнения, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей устройства за счет анализа входных данных и исключения записи в накопитель малоизменяющихся данных, оно содержит третий блок сравнения, первый и второй мультиплексоры и сумматор, выход которого подключен к второму входу второго блока сравнения, третий вход крторо" го является входом кода приращения устройства, первый и второй входы даннйх сумматора подключены к выходам соответственно первого и инверсным выходам второго мультиплексоров, первые и вторые управляющие входы которых подключены соответственно к первому и второму выходам третьего бло" ка сравнения, первый вход которого подключен к первым входам данных первого и второго мультиплексоров и к входу данных третьего регистра, выходы которого подключены к второму входу третьего блока сравнения, к вторым входам данных первого и второго мультиплексоров, вход переноса сумматора подключен к входу логической единицы устройства.