G11C 17/00 — Постоянные запоминающие устройства с однократным программированием; полупостоянные запоминающие устройства, например с ручной заменой информационных карт

Номер патента: 951398

Опубликовано: 15.08.1982

Авторы: Васильковский, Кнышев, Савостьянов, Скибинский, Сливицкий, Чекаловец

МПК: G11C 17/00

Метки: запоминающее, контролем, постоянное, программируемое

...устройства сконтролем,Устройство выполнено в виде интегральной схемы и функционально состоит из генератора импульсов 1,счетчика-регистра 2, блока коммутации 3, формирователя импульсов управления 4, первого 5 и второго 6 бло.ков ИЛИ,.буферного регистра 7, дешифратора 8, блока усилителей 9, матричного накопителя 10, блока синхронизации 11, блока ввода-вывода 12,держит также выводы управления 14"23Устройство при контроле работаетследующим образом, В режиме считывания на вход 18 поступает соответствующий сигнал, а навыход 14 подается сигнал "Выбор режи" ман который открывает внутренние шины адреса блока коммутации 3, сбрасывает счетчик-регистр 2 в начальноесостояние и устанавливает выходной триггер блока сравнения 13 в состояние,...

Номер патента: 951399

Опубликовано: 15.08.1982

Авторы: Ломанов, Медведев, Носов, Смирнов

МПК: G11C 17/00

Метки: записи, запоминающее, информации

...соединены со входами коммутатора 7. Управляющие входы коммутаторов 6 и 7 соединены с соответствующими выходами дешифра" тора 5, входы которого соединены с выходами счетчика 1, Выходы коммутатора 7 подключены ко входам элемента ИЛИ 9, выход которого соеди. нен с первым входом схемы сравнения 10. Выход элемента ИЛИ 8 соединен со вторым входом схемы сравнения 10 и входом элемента НЕ 11. Выход схемы сравнения 10 подключен к элементу НЕ 12 и счетному входу счетчика циклов записи 11. Выход элемента НЕ 11 соединен с одним входом элемента ИЛИ 13. Выход схемы НЕ 12 подключен к другому входу элемента ИЛИ 13 и входу установки в ноль счетчика циклов записи 11. Выход элемента ИЛИ 13 подключен к счетному входу счетчика ч и входу блока управления...

Номер патента: 955195

Опубликовано: 30.08.1982

Авторы: Поляшов, Соболев, Суворов

МПК: G11C 17/00, G11C 7/00

Метки: блок, записи, информации, памяти, постоянной, программируемой

...такты;Т - начало записи кода а в блокпамяти, 25Т, - конец записи кода О;временной интервал непосредственно записи в блокпамятиУстройство работает следующим об разомо Процесс записи информации в блок памяти можно разбить,на два этапа: первый этап - этап ожидания или этап подготовки информации, когда происхо дит смена адреса и данных, подлежащих записи, и второй этап - этап непосред" ственно работы устройства, который ,состоит из а рабочих тактов, а каждый такт, в свою очередь, подразделя ется на два временных интервала: первый - считывание из блока памяти и второй - запись в блок памяти.На этапе подготовки устанавливается необходимый адрес Ь на выходе ком" 45 мутатора 8 и данные с на выходе блока 1 (Фиг,2),В момент Т с выхода блока 1...

Номер патента: 955205

Опубликовано: 30.08.1982

Авторы: Демченко, Марютин

МПК: G11C 17/00

Метки: блоков, памяти, постоянной, программирования, электрического

...для сигнала стробирования.устройство работает в двух режимах занесения информации и контроля.Режим занесения информации. По команде "Пуск" блок 1 (фиг. 1) выра- батывает командный сигнал, синхронный с тактовой частотой, поступайшей на вход 15 (фиг. 1 и фиг. 2). Первый командный сигнал не проходит на вход блока. 2 (фиг, 1), что соответствует сохранению исходного состояния. Код из блока 2 дешифруется и поступает на входы ключей 5 элемента И-ИЛИ 8 и датчика 11. Наличие сигнала на первом выходе блока 2 соответствует выбору соответствующего разряда блока б памяти. На входы элемента И-ИЛИ 8 поступают сигналы с выходов блока 9. Совпадение сигналов в элементе И-ИЛИ 8, поступающих с выходов блока 2 и блока 9, соответствует наличию...

Номер патента: 960948

Опубликовано: 23.09.1982

Авторы: Красовский, Федотов

МПК: G11C 17/00, G11C 8/10

Метки: доменов, магнитных, считывания, цилиндрических

...магниторезисторногодатчика, либо с выходом устройства.На фиг. 1 и 2 изображена прин ципиальная схема предложенного устройства.Устройство для считывания ЦМД содержит магнитоодноосную пленку 1, наповерхности которой расположены 30 магнитосвязанные канал 2 продвнже 9 б 0 948ния ЦМД и узел 3 расширения ЦМД смагниторезисторным датчиком 4 изФерромагнитных аппликаций, группаферромагнитных аппликацийзащитногоограждения Р и делитель б ЦМД , выполненный в виде токопроводящей петли, соединенной либо со смежными аппликациями магниторезисторного датчика 4 (фиг. 1), либо с выходом устройства (фиг. 2)Работа предложенного устройстваначинается с включения магнитногополя управления Н Ри перемещения ЦМДпо каналу 2, а также с подачи в...

Номер патента: 960953

Опубликовано: 23.09.1982

Авторы: Омельченко, Педченко, Плотников, Садыгов, Селезнев

МПК: G11C 11/34, G11C 17/00

Метки: памяти, элемент

...заряда или накопление положительного заряда.При этом величина потенциала плоских зон элемента памяти делается- более отрицательной. Таким образом,в зависимости от полярности и амплитуды поляризующего импульса напряжения, предварительно поданногона металлический электрод 5 величина потенциала плоских зон элемента Г памяти может принимать разные значения, Два из крайних значений потенциала плоских зон принимается за положения окна переключения элемента памяти. В первом случае элемент памяти находится в состоянии логической,1, а во втором случае он находится в состоянии логического 0, В режиме работы элемента памяти производится многократное переключение его.из одного логического состояния в другое.Испытания элемента памяти, у...

Номер патента: 963101

Опубликовано: 30.09.1982

Авторы: Сокол, Широков, Щетинин

МПК: G11C 17/00

Метки: записи, запоминающее, информации, однократно, постоянное, программируемое

...Корректор Е. Рошко Редактор 6. Середа Заказ 7526/77 Тираж 622 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, 3-35, Раушская наб., д. 1/5 Филиал ППП "Патент", г. Ужгород, ул. Проектная,3ряжения на адресные и информационные шины, увеличении напряжения нашине питания до значения, обеспечивающего режим записи,. и в подаче,импульса напряжения разрушающего тока на шину записи, прекращениидействия импульса напряжения разрушающего тока. на интервал времени,достаточный для охлаждения устройства, измерение напряжения на соот Оветствующей информационной шине исравнении его с заданным значением,по результату которого изменяют постоянное напряжение на адресных и инФормационных шинах, после подачи...

Номер патента: 972594

Опубликовано: 07.11.1982

Автор: Кокушков

МПК: G11C 17/00

Метки: запоминающее

...от номеронабирателя о контролируемом номере борта код по входам 15 от номеронабирателя не показан, поступает на входы элементов ИЛИ 14, а с выхода их - на входы дешифратора 2, В это же время по шине записи 11 на вход элемента ИЛИ 4 и дешифратора 2 поступает управляющий сигнал "Запись". В результате на входе последних формируется сигнал, стробирующий работу регистра 1 и дешифраторов 2 и 3. Сформированный при этом на выходе дешифратора 3 адрес ячейки памяти через элементы ИЛИ 7 поступает на адресные шины накопителя 5, а на инфрмационные входы накопителя 5 в это время поступает с выхода дешифратора 2 информация о номере борта самолета. В результате информация о номере борта. самолета от нсмеронаби рателя записывается в накопитель...

Номер патента: 972595

Опубликовано: 07.11.1982

Авторы: Журавский, Селигей

МПК: G11C 17/00

Метки: запоминающее, постоянное, программируемое

...- с дополнительными выходамимодулей памяти, а выходы блока формирователей четности являются выходамиустройства.25На чертеже представлена блок-схемапредлагаемого программируемого постоянного запоминающего устройства.Программируемое постоянное запоминающее устройство содержит модулипамяти 1, адресные входы которых972595 Формула изобретенйя Составитель Г.БородинТехред Т.Маточка Корректор М.Демч Гуньк едак каз 8526/45 Тираж 622ВНИИПИ Государственного комитета СССпо делам изобретений и открытий113035, Москва, Ж, Раушская наб.,одписно Л "Патент", г. Ужгород, ул. Проектна илиал соединены с адресными входами 2, яв-.ляющимися входами устройства, и совходами дешифратора 3, выходы которого соединены со входами выборкисоответствующего модуля...

Номер патента: 980163

Опубликовано: 07.12.1982

Авторы: Грама, Платонов

МПК: G11C 17/00

Метки: запоминающее, постоянное

...один вход блока соответствующего элемента ИЛИ 2 и на вхоц матричного накопителя 4, обеспечивая считывание требуемого числа из запоминающих элементов 3 накопителя 4. Считанный код числа из накопителя 4 поступает в регистр 5 числа либо через блок б элементов ИЛИ (часть разрядов числа), либо минуя их. Количество двухвходоИвых элементов ИЛИ б равно 1- - 1. Поэтому, если считываемый код хранится в крайних левых запоминающих элементах 3 накопителя 4, то все разряды числа, кроме младшего, поступают на регистр 5 через элементы ИЛИ б, Одновременно с этим в старший разряд регистра 5 по этому же сигналу обращения, снимаемому с выхода блока одного из элементов ИЛИ 2, записывается код 1. Сигнал с инверсного выхода старшего разряда регистра 5...

Номер патента: 982093

Опубликовано: 15.12.1982

Авторы: Иванов, Косов, Савельев, Соколов

МПК: G11C 17/00

Метки: запоминающее

...2 адресных токов для выборки соответствующего числа из накопителя 1 и запуск блока 19 задержки, При этом сигналы чтения поступают на первые входы предварительных усилителей 7 считывания и могут иметь разные амплитуды, разную Форму и задержку в зависимости от Фронта, адресного тока и его амплитуды, которые могут изменяться от одного адреса к другому и от изменения внешних условий считывания. Для того, цтобы учесть зти изменения, т.е, учесть время стробирования и уровень дискриминации с второго выхода формирователей 2 адресных токов, адресные токи поступают на вход дифференцирующего элемента 16, импульс с выхода которого соответствующей амплитуды поступает на змиттерный повторитель 17 и далее на дискриминаторы 18 уровня, Причем в...

Номер патента: 987680

Опубликовано: 07.01.1983

Автор: Малютин

МПК: G11C 17/00

Метки: запоминающее, постоянное

...диода, что увеличивает размеры кристалла полупроводникового постоянного запоминающегоустройства.Цель изобретения - упрощение устройства.Поставленная цель достигается тем,что в постоянном запоминающем устройстве, содержащем в каждом разрядеадресную шину, д.зе разрядные шийы,две плавкие перемычки, одни концыкоторых соединены с соответствующиии 5. разрядныжи шинами, и диод, анод диода подключен к адресной шине, а ка. тод - к вторым концам плавких перемычек. На чертеже изображено предлагаемоеустройство.Постоянное запоминающее устройство содержит адресные шины 1, разряд ные шины 2 одноименного разряда,дкод 3 н плавкие перемычки 4,Запись информации в устройствоосуществляется пережиганием плавкихпереьнчек. Считывание инФормации иззапоминающего...

Номер патента: 989586

Опубликовано: 15.01.1983

Авторы: Брик, Вахновецкий, Кабаенкова, Мозгунов, Пуховицкий, Шидловский

МПК: G11C 17/00

Метки: запоминающее, постоянное

...соединен с шинойопроса, информационные входы мультиплексоров соединены с выходами модулей памяти, а выходы - с .информационными входами выходного регистра,выходы которого являются выходамиустройства.На чертеже приведена структурнаясхема предложенного устройства.15 го Устройство содержит шину тактовых импульсов 1, регистр адреса 2, а модулей памяти 3, шину опроса 1,п мультиплексоров 5, и-разрядный выходной регистр 6, первый регистр выбора слова 7, второй регистр выбора слова 8. Входы регистра адреса 2 и входы первого регистра выбора слова 7являются входами устройства. Выходы регистра адреса 2 соединены с адресными входами модулей памяти 3, выходы первого регистра выбора слова7 соединены со входами второго регистра выбора слова 8....

Номер патента: 991510

Опубликовано: 23.01.1983

Авторы: Козырь, Коледов, Петросян

МПК: G11C 17/00

Метки: запоминающий, модуль, памяти, постоянной

...и являются входами третьей группы запоминающего модуля, диоды форсирования исходного состоя ния, катоды которых объединены и являются входом запоминающего модуля, аноды диодов дешифрации и диодов форсирования исходного состояния подключены к анодам диодов развяэ ки групп, катоды которых в каждой секции объединены и являются выходами запоминающего модуля.На чертеже приведена электрическая схема предложенного Запоминающего модуля информационной емкостью 1024 (25 бх 4) бит.Запоминающий модуль .для постоянной памяти содержит матричный накопитель 1, разделенный на и секций, где е - разрядность двоичного саова (для случая, приведенного на чертеже, равна 4), с элементами связи на диодах 2, аноды которых подключены к разрядным шинам 3...

Номер патента: 999111

Опубликовано: 23.02.1983

Авторы: Журавский, Селигей

МПК: G11C 17/00

Метки: запоминающее, постоянное, программируемое

...х+хгде х - бит в данном разряде основной микросхемых - бит в данном разряде допол 2нительной микросхемы 2 итаблицей истинности:ступившему адресу информация и параллельно " информация из дополнительного модуля 2 памяти, относящаяся ксоответствующеЙ группе адресов (слов)модулей 1 памяти,программируемого постоянного запоминающего устройства.Программируемое постоянное запоминающее устройство содержит М модулей 1 памяти и дополнительный модуль 2 памяти с и разрядными выходами и дешифратор 3, выходы которого соединены с входами выборки соответствующих модулей 1 памяти. Вход выборки дополнительного модуля 2 памяти соединен с шиной разрешающего потенциала, Адресные входы модулей.1 памяти, входы дешифратора 3 и адресные входы...

Номер патента: 1003144

Опубликовано: 07.03.1983

Автор: Лемберский

МПК: G11C 17/00

Метки: запоминающая, матрица, программируемая

...2, На чертеже обозначены информационные входы 3 матрицы, промежуточные шины 4, выходные шины 5. Устройство содержит также инвертирующий МОП-транзистор 6, Зф нагрузочный МОП-транзистор 7, группу нагрузочных МОП-транзисторов 8 и выходные транзисторы 9. На чертеже обозначены также тактирующий вход 10 матрицы и шина 11 питания. 35Программируемая запоминающая матрица работает следующим образом,На входы 3 подают входное слово, в результате чего все транзисторы стоки которых подключены к запрограммированной на данное слово шине 4, запираются и нэ выходе этой шины 4 устанавливается сигнал "1", После этого на тактирующий вход 10 подается сигнал "1", При этом на выходе каждойнечетной из шин 5 появляется сигнал "0", если на пересечении этой шины...

Номер патента: 1014037

Опубликовано: 23.04.1983

Автор: Дубовицкий

МПК: G11C 17/00

Метки: запоминающее, постоянное

...авходы соединены с входами регистраадреса старших разрядов и являютсяадресными входами устройства, первый вход блока управления являетсявхоДом устройства, содержит блоксравнения, входы первой и второйгрупп которого соединены соответственно с входами и выходами регистраадреса старших разрядов, а выходблока сравнения соединен с вторымвходом блока управления.На чертеже представлена функциональная схема предлагаемого устройства.Постоянное запоминающее устройство .содержит регистр 1 адреса старших разрядов , регистр 2 адреса65 Если блок 3 сравнения вырабатывает признак сравнения, возможно ускорение выборки из накопителя, З этом случае в регистре 1 хранится младших разрядов, входы которых соединены с входами первой группыблока 3 сравнения...

Номер патента: 1015440

Опубликовано: 30.04.1983

Авторы: Гусева, Исаева, Невядомский, Чекалкин

МПК: G11C 17/00

Метки: матричный, накопитель

...запоминающихтранзисторов, истоки запоминающихтранзисторов в каждой строке матрицы попарно объединены и соединеныс соответствуюцей коммутирующейшиной, затворы запоминаюцих транзисторов Каждого столбца Матрицысоединены с.соответствующей управляющей шиной, стоки адресных транзисторов смежных столбцов матрицыобъединены и соединены с соответствующей реэрядной шиной.На чертеже представлен матричный накопитель.Матричный накопнтель содержитМатрицу элементов памяти, каждыйиз Которых содержит адресный 1и запоминающий 2 МНОП-транзисторы,причем затворы адресных транзисторов соединены с соответствующими фадресными шинами 3, истоки соединены со стоками запоминающих транзисторов 2,.истоки запоминающих транзисторов 2 в каждой строке матрицыпопарно...

Номер патента: 1034073

Опубликовано: 07.08.1983

Авторы: Беккер, Заколдаев, Петухов, Щетинин

МПК: G11C 17/00

Метки: запоминающего, накопитель, постоянного, устройства

....аДресных и разрядных шин последовательно соединенные разделительный элемент и плавкую перемычку Г 2 3.Недостатком известного накопителя является то, что перемычки изготовле 2 О ны иэ поликремния или сплава никеля и хрома, трудно программируются и, кроме того, для нихромовых перемычек характерно явление "обратного восста новления", вследствие чего снижается надежность как при программировании, так и при эксплуатации накопителя.Цель изобретения - повышение надежности накопителя за счет облегчения процесса программирования и ис ключения восстановления при эксплуатацииПоставленная цель достигается тем что плавкая перемычка выполняется из окиси ванадия 9203)На чертеже представлена электрическая схема предлагаемого накопите. ляг1...

Номер патента: 1049976

Опубликовано: 23.10.1983

Автор: Савельев

МПК: G11C 17/00

Метки: запоминающее, полупостоянное

...вания, формирователи 4 разрядных токовбольшинстве случаев записи, регистр 5 числа, усилители 6мация считывается считывания, входы 7 устройства, элебыстродействию за мент ИЛИ 8, ключ 9, триггер 10, фородобных устройствах мирователь 11 сигналов, дополнительныйтельно меньшие. тре- усилитель 12 считывания, элемент НЕ 13,может быть записа- сумматор 14 и генератор 15 импульсов. Изобретение относной технике и прерщэования в цифровыхнах с повышеннымидействию в качествезаписи и считыванияИзвестно пог;упосщее устройство, содна Мкогоотверстныхформирователи линейсчитывания, числово.ный с выходами усиподключенных. к раэрлиниям накопителяНедостатком этогося то, что в нем нешение быстродействиодновременном сохранмационной надежностипосле...

Номер патента: 1049977

Опубликовано: 23.10.1983

Авторы: Жабин, Корнейчук, Тарасенко, Шульга

МПК: G11C 17/00

Метки: воспроизведения, запоминающее, постоянное, функций

...аргумента, а выхоц соециненс одним из вхоцов сумматора, цругойвхоп которого,подключен к выходу регистра базового значения функции, причемвыход сумматора является выхоцом устройства, вхоцами которого являются вхоаы регистров старшего и млаашего разрадов аргумента, ввеаены аополнительные сумматоры и регистры разности при-.ращений функции, вхоцы которых попключены к оцним из выхоцов накопителя, авыходы регистров разности приращенийфункции, кроме первого, соецииены спервыми входами соответствующих цополнительных сумматоров, выхоц кажцогодополнительного .сумматора, кроме послецнего, соединен с вторым входомпослецующего дополнительного сумматора,второй вхоа первого цополнительного сумматора соединен с выходом первого регистра...

Номер патента: 1057990

Опубликовано: 30.11.1983

Авторы: Берсон, Марголин, Шагулин

МПК: G11C 17/00

Метки: запоминающее

...И-НЕ являются входом разрешения считывания устройства, авыходы соединены с информационнымивходами накопителя информации иявляются информационными выходамиустройства, катод стабилитрона соединен с катоцом диода, анод - с другой шиной питания, один выход резистора подключен к входу разрешениявыборки накоцителя информации, адругой - к одной, шине питания,На чертеже представлена блок-схема ЗУ. Адресные входы накопителя 1 инФормации соединены с выходами адресных блоков 2,.информационные выходы - с входами блока 3 элементов И-НЕ, выходы которого соединены с информациониым входом накопителя 1 иявляются информационными выходами 4 устройстваПервый выход накопителя контакт питания) соединен с катодами диода 5 и стабилитрона 6, второй выход...

Номер патента: 1072097

Опубликовано: 07.02.1984

Авторы: Монтыцкий, Романов

МПК: G11C 17/00

Метки: запоминающее, постоянное, трансформаторное

...и по числу трансформаторов усилительные 4 и шунтирующие 5 транзисторы, причем один из концов обмотки считывания каждого иэ трансформаторов 2 подключен к шине нулевого потенциала, а другой - к базе соответствующего усилительного транзистораи-р-и-типа 4, эмиттер которого подключен к шине нулевого потенциала,а коллектор соединен с коллекторамисоответствующих усилительных транзисторов других числовых линеек 1 и через резистор 6 подключен к шине питания, Базы шунтирующих транзисторов 5, соответствующих каждой числовой линейке 1, объединены. Выходы ключей 3 выборки числовых линеек 1 через резисторы 7 подключены к шине питания. Устройство содержит дополнительный резистор 8 и развязываю.щие трансформаторы 9, Один конец первой обмотки каждого из...

Номер патента: 1072098

Опубликовано: 07.02.1984

Авторы: Андрианов, Горохов, Матвейцев

МПК: G11C 17/00

Метки: емкостного, запоминающего, накопитель, постоянного, типа, устройства

...требования кточности изготовления и установкиперфокарт, к защите от пыли и другихзагрязнений, что приводит к усложнению запоминающего устройства и снижению надежности, Кроме того, при использовании перфокарт любых видовпри внесении изменений необходимоизготавливать новую перфокарту, что 45требует дополнительных затрат времени.Цель изобретения - уменьшениевремени смены информации. Поставленная цель достигается тем, что в накопителе для постоянного запоминающего устройства емкост ного типа, содержащем перпендикулярно перекрещивающиеся изолированные адресные и разрядные шины, разрядные 55 шины в местах перекрещивания выполнены в виде круглых стержней, а адресные шины для кода 1 - в виде виткоь провода, навитого на данные стержни,...

Номер патента: 533090

Опубликовано: 28.02.1984

Авторы: Ржанов, Черепов

МПК: G11C 17/00

Метки: зарядовой, матрица, приборов, связью

...заряда неосновных носителей соответствует логической "1" или "0", а их положение в мат рице - набору частичных произведений, поскольку в каждом зарядовом элементе выполнены правила умножения цифр множимого и множителя, а строка (столбец) в этом случае со держит частичное произведение. Строка (столбец) последовательно выно-. сится из матрицы, при этом электроды, на которые подавались наборы потенциалов в соответствии с перемножаемыми числами, играют роль полевых электродов, которые необходимы для переноса зарядов из столбца (строки) в столбец (строку) до тех пор, пока весь результат не бедет выведен из матрицы (аналогично работе регистров сдвига или фотопри" емных матриц из ПЗС и ПЗТ), причем возможно поразрядное смещение...

Номер патента: 1080214

Опубликовано: 15.03.1984

Авторы: Бузунов, Буренков, Валов, Зюканов, Прасолов

МПК: G11C 17/00

Метки: запоминающее, постоянное

...элементов ИЛИ первой группы, выходы которых подключены к управляющим входам элементов И соответствующих групп, выходы которых соединены с соответствующими входами элементов ИЛИ второй группы, регистр числа, выходы элементов ИЛИ второй группы подключены к соответствующим входам регистра числа, установочные входы которого соединены с адресным входом старшего разряда адреса дешифратора адреса, разрядные шины накопителя соединены с входами элементов И соответствующих групп в соответствии с формулойМ= (Я+Р) вооп,где М - номер выходной строки накопителя;Б - номер,.элемента И (8=0,1,2,,п),Р = 0,1,2 п и - разрядность хранимых слов.В накопителе, содержащем в пересечении адресных и разрядных шинэлементы памяти, входы П"1 элементов памяти,...

Номер патента: 1080215

Опубликовано: 15.03.1984

Авторы: Ефимов, Нестерук, Потапов

МПК: G11C 17/00

Метки: запоминающее, постоянное

...выходампервого нагрузочного элемента ипервого накопительного элемента,вход которого соединен с выходомвторого элемента НЕ, вход которогои вход второго нагрузочного элементасоединены с выходом второго накопительного элемента, вход которого ивход первого делителя частоты подключены к выходу элемента И-НЕ, входпервого и выход второго нагрузочныхэлементов соединены с шиной нулевого потенциала, выход каждого предыдущего делителя частоты, кромепоследнего, соединен с входом последующего делителя частоты, выход;последнего делителя частоты являетсявыходом генератора, управляющимивходами которого являются входыустановки коэффициента деления делителей частоты.На фнг.1 изображенафункциональная схема предложенного устройства;на фиг.2 -...

Номер патента: 1081667

Опубликовано: 23.03.1984

Авторы: Вернер, Козырь, Миминошвили

МПК: G11C 11/34, G11C 17/00

Метки: запоминающих, интегральный, памяти, постоянных, репрограммируемых, устройств, элемент

...кремния, развязывающий диод с р- и п-областями, нижний металлический электрод, изолирующий слой, запоминающий слой из аморфного материала, первый барьерный слой из кристаллического теллура, второй барьерный слой из молибдена или титано-фольфрамового сплава и верхний электрод из алюминия 2.Недостатком известнсго ЭП является сложная конструкция, что заключается в многослойной структуре барьерного слоя,Цель изобретения - упрощение элемента памяти.Поставленная цель достигается тем, что в интегральном элементе памяти для репрограммируемых постоянных запоминающих устройств, содержащем полупроводниковую подложку, на которой расположена токопроводящая шина из легированного кремния и развязывающий диод с п- и р-областями, на поверхности...

Номер патента: 1084893

Опубликовано: 07.04.1984

Авторы: Свердлов, Соскин

МПК: G11C 17/00

Метки: памяти, элемент

...плавающего затвор 4, либо уменьшением толщины межзатвсрного диэлектрика.Однако обя эти пути практически труд"но реализуемы, Включение дополнительного ксндегсаторя между плавающим затвором и стОХОм не мОжет быть ДсстатсчО зш" Фективным из-за необходимости Ограничения емкости такого конденсаторадля н"ключения пярязчтчег, ФФкта связанного с открыванием полувыбрянных пс стоку :лементсв памяти, чтоухудшает ряООту яксителя ня такомэлементе памяти в реальной схемеРПЗУ ПЕЛЬ ИЗОНГЕ"- И,: - УВ.-Л-чз ИЕЯреме ни хране -":ия и-".Ф" .яы.": лемувеличения сдвига пор= .с-.;ого =. и -:жения ячеек памяти при пер ходе изсостояния "Логическая " : с в :тс:чиюЛогический О".Псставт няя цель,с т.гяе Г; тем,что элемент памяти, сед-.,;=;.;.Пранзистор с...

Номер патента: 1096693

Опубликовано: 07.06.1984

Авторы: Дедикова, Копытов, Солод

МПК: G11C 17/00

Метки: запоминающее, постоянное

...П 1)%Т 1%1 Й 4 Р"РО 1 Управляющий вход второго блока формирова. телей тока (эатвор транзистора 15) и управляющий вход третьего блока формирователей тока (истоки транзисторов 16, 17) подключены к второму тактовому входу устройства.Выходы второго блока формирователей тока соединены с разрядными щинами второй груп пы накопителя (т, вт,щ), а его входы являются адресными входами третьей группы устройства. Входы третьего блока формирователей тока (эатворы транзисторов 16 и 17) соединены с выходами второго дешифратора (т йм- с 1 п ), а его выходы (стоки транзисторов 16, 17) соединены с адресными пжнами накопителя (т. сС) и выходами- четвертого блока формирователей тока (транзисторы Й и 19), Управляющий вход четвертого блока формирователей...