G11C 17/00 — Постоянные запоминающие устройства с однократным программированием; полупостоянные запоминающие устройства, например с ручной заменой информационных карт

Номер патента: 1096694

Опубликовано: 07.06.1984

Автор: Комарова

МПК: G11C 17/00

Метки: запоминающее, постоянное

...в них информа 1цией;Блок формирования логических функцийдвух переменных содержит два элемента. НЕ,входы которых являются входами блока, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ и ЭКВИВАЛЕНТНОСТЬ, входы которых соединены с входа.ми и выходами элементов НЕ, по четыре5 двухвходовых элемента И и ИЛИ, причемпервые входы первого и второго элементовИ и ИЛИ соединены с входом первого эле.мента НЕ, а первые входы третьего и четвертого элементов И и ИЛИ - с выходомпервого элемента НЕ, вторые входы первогои третьего элементов И и ИЛИ соединены свходом второго элемента НЕ, а вторые входы второго и четвертого элементов И иИЛИ - с выходом второго элемента НЕ,15 выходы элементов И и ИЛИ являются спервого по восьмой выходами блока соответственно, выходы элементов...

Номер патента: 1103288

Опубликовано: 15.07.1984

Авторы: Андреева, Бородин

МПК: G11C 17/00, G11C 7/00

Метки: микросхем, разбраковки

...с входами второй группы блока формирователей четности, установочный вход второго регистра соединен с вторым выходом блока управления, вход начальной установки второго регистра соединен с входом начальной установки первого регистра и с второй управляющей шиной.На чертеже представлена блок-схема предлагаемого устройства.Устройство содержит адресный счетчик 1, первый блок 2 контактов, второй блок 3 контактов, блок 4 управления, блок 5 элементов И, элемент ИЛИ 6, первая 7, вторая 8, третья 9 шины управления, блок 10 формирователей четности, первый регистр 1 1, второй регистр 12.Блок 4 управления содержит первый 13, вгорой 14, третий 15, четвертый 16 элементы И, первый 17 и второй 18 триггеры и элемент ИЛИ 19,Устройство работает следующим...

Номер патента: 1112411

Опубликовано: 07.09.1984

Авторы: Гридчин, Квилинский, Корсунский, Максимчук, Мельничук, Мороз-Подворчан

МПК: G11C 17/00

Метки: запоминающее, постоянное

...тока, подключенные к усилителям считывания и блоку 9 элементов.Генераторы тока включают в себя резисторы 33 и 34, подключенные к шине 30 питания и через диоды 35 и 36 - к коллектору транзистора 37 в диодном включении и коллектору транзистора 38. Эмиттерц транзисторов 37 и 38 соединены между собой и подключены к шине 23 управления записью. Аноды диодов 24 подключены к блоку 9 элементов, а аноды диодов 27 - к усилителю считывания.Блок 9 элементов содержит диоды 39, аноды которых подключены к горизонтальным шинам накопителя 15, а катоды - группами к блоку согласующих элементов 8. Усилители считывания представляют собой типовые ТТЛинверторы.Адрес на вход дешифраторов 1 и 2 подается через адресные шины 40, Дешифратор 2 через нины 41 подключен...

Номер патента: 1119081

Опубликовано: 15.10.1984

Авторы: Кондрусев, Кочкарев

МПК: G11C 17/00

Метки: логическая, матрица, программируемая

...ограничитель"ные элементы, выполненные на резисторах, одни выводы которых подключены к соответствующим горизонтальным шинам, а другие - к шине питающего напряжения, элементы ИЛИ, входы которых соединены с Ъ-з горизонтальными шинами (1 э(1) в соответствии с программируемой функцией,а выходы являются выходами программируемой логической матрицы, введены б дополнительных элементов НЕ,входы дополнительных элементов НЕподключены к з горизонтальным шинам, а выходы являются дополнительными вертикальными шинами, и з,(Ъ-з)дополнительных элементов связи, выполненных на диодах, аноды которыхподключены к (Ж) горизонтальным .шинам, а катоды - к дополнительнымвертикальным шинам в соответствии стпрограммируемой функцией,На фиг,1 приведена схема...

Номер патента: 1142861

Опубликовано: 28.02.1985

Авторы: Барашенков, Павлова

МПК: G11C 11/00, G11C 17/00

Метки: запоминающее, полупроводниковое

...статического триггера, а затворы являются дополнительным входом устройства, входы каждого логического элемента соединены с выходами соответствующего усилителя записи, управляющий входс дополнительным входом устройства а выход - с входом соответствующего ключевого усилителя.При этом каждый логический элемент содержит нагрузочный транзистор Р-типа и три ключевых транзистора п-типа, причем сток нагрузочного транзистора р-типа соединен с шиной питающего напряжения, исток является выходом логического элемента и соединен со стоками первого и второго ключевых транзисторов о -типа, истоки которых соединены со стоком третьего ключевого транзистора и-ти- па, исток которого и затвор нагрузочного транзистора р-типа соединены с шиной нулевого...

Номер патента: 1151573

Опубликовано: 23.04.1985

Авторы: Брик, Шидловский

МПК: G11C 17/00, G11C 29/00

Метки: запоминающее, постоянное

...входами всех регистров числа данной ячейки, информационные выходы накопителя соединены с соот 1573 1ветствующими входами усилителей воспроизведения, выходы усилителей воспроизведения каждой группы - с информационными входами соответствующего регистра числа, все входы, кроме последнего, каждого сумматора по модулю два соединены с соответствующими выходами соответствующего регистра числа, последний выход 1-го регистра числа (1 = 1,2Ц) соединен а последним входом И-Ц+1-го сумматора по модулю два, последний выход д-го регистра числа (3 = 0+1, Ц 2И) - с последним входом 3-Я-го сумматора по модулю два.На чертеже представлена функциональная схема предложенного постоянного запоминающего устройства.Устройство содержит адресные...

Номер патента: 1152036

Опубликовано: 23.04.1985

Авторы: Жабин, Корнейчук, Ксюнз, Тарасенко

МПК: G11C 17/00

Метки: запоминающее, постоянное

...на сумматоре 10.Если в процессе работы устройства информация на его входах не изменяется до момента формирования на выходах сумматора 10 значения функции и считывания этого значения с выходов устройства, то в блоке 11 памяти могут отсутствовать регистры 6 и 9, а в блоке 12 памяти - регистры 2, 4 и 5.Рассмотрим спосоо программирования накопителей. Пусть необходимо вычислять значения функции У = Х при и =9. Положим % =2. Рассмотрим пример программирования накопителя 3 и накопителя 8 для этого случая. Для программирования накопителя 3 составляется таблица, фрагмент которой показан в табл. 1, В колонке Х таблицы даны значения аргумента, в колонке У - значения функции. В колонке У выделены наборы, соответствующие базам (64, 68, 72, 76,...

Номер патента: 1159067

Опубликовано: 30.05.1985

Авторы: Дичка, Корнейчук, Юрчишин

МПК: G11C 17/00

Метки: запоминающее, постоянное

...Образованному иэ младших разрядов адреса ячейки первого накопителя 1, записывают старшие разряды адреса ячейки, в которой необходимо осуществить подмену, а в четвертый 6 накопитель аналогичным образом записывают номер подменяемого слога в слове. Другими словами, в третьем накопителе 5 хранятся коды номеров блоков, в четвертом 6 накопителе - номера слогов (каждое слово состоит иэ слогов с номерами От О до ( в , - 1)-го, содержащих дефекты.Обращение ко всем четырем накопителям произгзодитсл Одновременно. При чтении информации иэ дефектной ячейки первого накопителя 1 номср слога, считанный из четвертого 6 накопителя дешифрируется дешифратором 8 и если старшие разряды адреса ячейки первого накопителя совпадают с кодом, считанным иэ...

Номер патента: 1166180

Опубликовано: 07.07.1985

Авторы: Бородин, Мельников, Паращук, Цурпал

МПК: G11C 17/00, G11C 29/00

Метки: варианты, его, микросхем, памяти

...с общей шиной.На фиг. 1 представлена функциональная схема устройства, первый вариант; на фиг, 2 - функциональная схема устройства, второй вариант; на фиг. 3 - функциональная схема одного формирователя контрольных каналов; на фиг. 4 - 7 представлены эквивалентные схемы, используемые при контроле микросхемы памяти: проверка уровня Лог, О для микросхемы с выходом типа открытый коллектор, проверка условия Лог. 1 для того же выхода, проверка уровня Лог О для микросхемы с выходом типа три состояния, проверка уровня Лог. 1 для того же выхода.Устройство для контроля микросхем памяти по первому варианту (фиг. 1) содержит группу компараторов 1, группу формирователей 2 четности, выходы которых являются информационными выходами 3 устройства, регистр...

Номер патента: 1196951

Опубликовано: 07.12.1985

Авторы: Богачев, Клейман, Криворуцкий, Лемзаль

МПК: G11C 17/00

Метки: запоминающее, постоянное, трансформаторное

...обмоток 3кодовых трансформаторов 2 напряжение заряда паразитных емкостейуменьшается, уменьшаются паразитные45токи в накопителе 1 и сигналы номехи, считанные из накопителя 1,что позволяет значительно расширить диапазон устойчивой работыустройства и повысить .его наДежность,1 196951Изобретение относится к запоминающим устройствам.Цель изобретения - повышение надежности устройства.На фиг.1 изображена структурнаясхема предлагаемого устройства;на Фиг.2 - осциллограммы считанныхиз накопителя сигналов и 1 и (11,) ипомехи (11 ) (сплошной линией показаны сигналы без управляющего элемента, пунктирной линией - после еговведения).Устройство содержит накопитель1, состоящий иэ к групп кодовыхтрансформаторов 2 по р трансформа-торов в кажцой...

Номер патента: 1196952

Опубликовано: 07.12.1985

Авторы: Буй, Солод

МПК: G11C 17/00

Метки: запоминающее, постоянное

...рассматриваемого устройства, кроме транзисторов 10 и 11, которые имеют встроенный канал), за исключением транзистора 5, одинаковы. Предполага 96952 1 1 О тор связи.45 50 20 25 30 35 40 ется, что пороговое напряжениетранзистора 5 связи соответствуетхранению кода.О, а пороговые напряжения транзисторов 1-4 и 6 связи -кода 1. Рассмотрим уровни напряжений в узлах устройства. На всех вертикальных шинах 16-19 устанавливаетсяуровень напряжения, равный напряжению питания минус пороговое напряжение транзисторов. На выходах 24 и25 за счет наличия транзисторов ссвстроенными каналами 10 и 11 напряжение равно напряжению питания. Токичерез все транзисторы отсутствуют. Управляющий сигнал изменяется с уровня логической "1" до уровня логического...

Номер патента: 1200343

Опубликовано: 23.12.1985

Авторы: Мелешко, Трофимов

МПК: G11C 17/00

Метки: аппарата, запоминающее, телеграфного

...третий 10 и четвеетый 11.управляющие входы устройства, редакционные входы 12 устройства, выход 13 формирователя 9 одиночных импульсов соединен с первым входом второго элемента И 14, второй вход которого является первым управляющим входом 15 устройства, элемент ИЛИ 16, один из входов которого соединен с выходом 17 блока 9, счетчик 18 данных, переключатель 19, второй адресный счетчик 20, третий элемент И 21, четвертый элемент И 22, управляющий вход 23 регистра 3, выход 24 бло ка 9, выход 25 блока 8, управляющий вход 26 блока 2, пятый элемент И 27, вход 28 блока 8, установочный вход 29 устройства, управляющий вход 30 счетчика 18, выход 31 блока 8, второй управляющий вход 32 устройства, выход ЗЗ блока 8, выход 34 устройства.Устройство...

Номер патента: 1037779

Опубликовано: 23.01.1986

Авторы: Верниковский, Красницкий, Нестеров, Попов, Сухопаров, Фомин

МПК: G11C 17/00

Метки: запоминающего, накопитель, постоянного, устройства

...существенные недостатки:при формировании областей эмиттера необходимо давать допуск на фотолитографию, что увеличивает площадь ячейки и всей матрицы в целом и уменьшает плотность упаковки интегрального ПЗУ;при формировании высоколегированных дополнительных коллекторных областей расстояние между ними нельзя делать менее определенной величины, что не позволяет увеличить плотность упаковки ПЗУ.Диффузная полупроводниковая шина имеет значительную паразитную емкость периферийных р -П -переходов, что приводит к замедлению скорости переключения и не позволяет повысить быстродействие матрицы ПЗУ.Цель изобретения - увеличение плотности упаковки компонентов и повышение быстродействия матрицы ПЗУ.Цель достигается тем, что в накопителе для...

Номер патента: 1208583

Опубликовано: 30.01.1986

Авторы: Езерницкий, Лавров, Мартынник

МПК: G11C 17/00

Метки: запоминающее

...40 Формула изобретения определяется устройством управлениядвижением головки считывания.Сигнал с выхода триггера 17 после опрокидывания является сигналомзаписи. С началом .сигнала записи 5на шине 8 формирователь 6 формируетимпульс фронта, сбрасывающий триггер5 в исходное состояние, и в качестве тактового сигнала записывающийинформацию по второму входу в триг Огер 4,В режиме считывания по разрешениювнешнего устройства по шине 18 с задаваемым периодом появляются тактовые импульсы. По разрешению сигнала 15на шине 8 информация с входа устройства через элемент И 13 и формирователь 7, формирующий короткие импульсы фронта и среза, проходит на первый вход, например, триггера 5. 20Кроме того, сигнал на шине 8 на протяжении интервала записи...

Номер патента: 1221680

Опубликовано: 30.03.1986

Автор: Владимиров

МПК: G11C 17/00

Метки: матричный, накопитель

...- сопротивление резисторовЗи 4,Поэтому реле 6 в цепи коллектораобесточено, При возникновении токав параллельных цепях магнитоуправляемые ключи 17-1, 17-2,17-п размыкаются и при замыкании магнитоуправляемого ключа 12, установленногона общей шине и настроенного на токсрабатывания, равный сумме токов параллельных ветвей с учетом разброса,исходное состояние транзистора 1не изменится.(К + К,) и К резисторов 3, 4 и16-1 выбирают таким образом, чтобытранзистор 1 надежно открылся, т,е,ФОткрподпОткрывание транзистора 1 вызываетсрабатывание реле 6, замыкающий контакт 8 которого замыкает цепь питания реле 7. Одновременно замыкающий контакт 10 реле 7 через кнопку 3011 с размыкающим контактом ставитего на самоблокировку, а замыкающийконтакт 9...

Номер патента: 1236552

Опубликовано: 07.06.1986

Автор: Клепиков

МПК: G11C 17/00

Метки: запоминающее, постоянное

...адресных шин устройства соединены с и первыми входами блока 1, а и последних адресных шин устройства - с и последними входами блока 1.Если на адресных шинах устройства задан адрес ячейки ПЗУ, соответствующий одному из адресов, приведенных в таблице, то на первой или второй группе входов элементов И в И 4 собираются логические 1, логическая 1 сформируется на выходе элемента И - ИЛИ 4, переключаются первый 2 и второй 3 мультиплексоры и п первых адресных шин устройства соединены с п последними входами блока 1, а п последних адресных шин устройства соединены с и первыми входами накопителя.Таким образом, при прошивке контрольных констант каждой в своей ИМС, произведя суммирование информации какой-либо ИМС, сравнивается полученная сумма...

Номер патента: 1236553

Опубликовано: 07.06.1986

Авторы: Изюмов, Косов, Рогинский, Росницкий, Савельев, Тимофеев

МПК: G11C 17/00

Метки: запоминающее, постоянное

...поступают на первые входы усилителей 14 по окончании сигнала с одновибратора 10 с наперед заданной задержкой, определяемой одновибратором 8.Таким образом, регистр 15 устанавливается в состояние, соответствующее считанной информации из накопителя 1, после чего осуществляется перезапись информации в выходной регистр 16 по сигналу, поступающему с входа 6. Кроме того, для уменьшения потребляемой мощности организовано импульсное питание элементов 3 коммутации адреса, Это достигается матричной организацией элементов коммутации, при которой с помощью одновибратора 9, вторым дешифратором 52 включается один из ключей в группе ключей 4, с помощью которого питание подается только на выбранную строку в матрице элементов 3 коммутации адреса. Столбец...

Номер патента: 1247949

Опубликовано: 30.07.1986

Авторы: Изюмов, Николаев, Рогинский, Росницкий, Савельев, Соколова

МПК: G11C 17/00

Метки: запоминающее, постоянное

...одном из накопителей 1,за счет отсутствия на выходе блока6 признака коррекции, поскольку навход блока 6 из накопителя 7 постуд пает код 00". При сравненииэтого кода с начальным кодом регистра 8 на первом выходе блока 6 вырабатывается потенциал, разрешающийвыдачу числа, хранящегося в одном изнакопителей 1, а на втором выходеблока 6 вырабатывается потенциал,запрещающий выдачу числа, хранящегося в накопителе 7.В случае, когда коррекции нет, изнакопителя 7 на первый вход блока 6 35поступает код 00, а на второмвхоце блока 6 остается неизменнымначальный код регистра 8, при этомблок 6 вырабатывает на своем первом 40выходе потенциал, разрешающий выдачучисла из накопителей 1, который пос.тупает на второй вход мультиплексора 5, при этом на втором...

Номер патента: 1264241

Опубликовано: 15.10.1986

Авторы: Бахир, Соловьев, Темкин, Цишкевич

МПК: G11C 17/00

Метки: блок, памяти, постоянной

...запоминающим устройствам, у которых запоминание информации обусловлено наличием или отсутствием индуктивной связи между входными и выходнымиобмотками трансформаторов, а заменаинформации производится механически,Целью изобретения является повыше ние надежности блока и технологичности его изготовления. 10На фиг.1 представлен блок постоянной памяти; на фиг.2 - основание спакетами информационных карт; нафиг3 - модуль постоянной памяти.Устройство содержит стойки 1, шасси 2, печатные платы 3, колодки 4 сФерритовыми П-образными сердечниками5, крышки 6 с У-образными сердечниками, дешифраторы 7, основание 8 с двумя продольными окнами 9, выступы 1 О, 20отогнутые на двойную толщину 11 пакетов информационных карт 12. Такая" отгибка позволяет...

Номер патента: 1278978

Опубликовано: 23.12.1986

Авторы: Лихацкий, Филатов, Шубин

МПК: G11C 17/00

Метки: запоминающее, информации, перезаписью, постоянное

...8, заряжается одна выбранная строка 7. вторую группу адресных шин 21 (прямых и инверсных), управляющие шины 22 и 23.Устройство работает следующим образом.В невыбранном режиме (режиме хранения) на шины 16 поступает потенциал логической единицы, на прямую и дополнительную к ней шины 21 кода младшего разряда адреса 21, образующие первую группу адресных шин, подают потенциал логического нуля (или логической единицы), на 10 шину 13 записи в режиме считывания ихранения поступает потенциал, уровень которого ниже напряжения, необходимого для записи информации, и по крайней мере равный напряжению питания устройства.15На шинах 15, 20, 22 и 23 устанавливаетсянизкий уровень напряжения, в результате блоки 12 отключены от шины 13. Состояния...

Номер патента: 1280455

Опубликовано: 30.12.1986

Авторы: Жучков, Изюмов, Рогинский, Росницкий, Савельев, Соколова

МПК: G11C 17/00

Метки: запоминающее, постоянное

...сравнения 3 поступает разрешающий потенциал, на второй вход элемента 5 И поступает управляющий сигнал с блока 6. На выходе элемента 5 И по. является сигнал, который подается на вторые входы регистра 2 и третий вход дешифратора 4, За счет этого н регистр текущего адреса 2 записывается новый код адреса и происходит дешифрация старших разрядов кода адреса в дешифраторе 4, после чего запускается группа одновибраторов 16 и группа ключей импульсного питания 18, На одни входы накопителя 17 поступает ,код выбранной ячейки с дешифратора 4, а на другие входы накопителя 17 подаются импульсы напряжения питания с группы ключей импульсного питания 18.Происходит обращение ко всем ячейкам накопителя 17 и считывание иэ них информации, Чтобы не...

Номер патента: 1287234

Опубликовано: 30.01.1987

Автор: Романов

МПК: G11C 17/00

Метки: запоминающее, постоянное

...50Возникают ситуации, когда эти емкостные токи, суммируясь в какам-либо трансформаторе, создают помеху,по мощности соизмеримую с сигналамикода "1", что усложняет их подавление,55На выходе выбранного формирователяв блоке 5 при его включении возникает перепад напряжения. Числовой так 1 проходит по выбранному проводу 2, диоду 8, клячу блока 6.В идеальном случае при отсутствии помех нуля на выходе обмотки 10 считывания и входе усилителя 11 сигнал считывания имеет вид, показанный на фиг.Зб (через сердечник 9 проходит противатак, создающий сигналобратной полярности). Однако из-за наличия множества емкостных связей числовых проводов 2, выбранных формирователем выборки блока 5, с ос" тальными числовыми проводами 2 емкостные токи...

Номер патента: 1288756

Опубликовано: 07.02.1987

Авторы: Высочина, Копытов, Солод, Хоменко

МПК: G11C 17/00

Метки: запоминающее, постоянное

...основной памяти,Таким образом, каждая строка в накопителе 5 отвечает за 2 строк в основной матрице и указывает адресбрака этой группы строк, Для запоминания адреса брака используется одна перемычка 7 в накопителе 5,Для записи адреса неисправнойячейки основного накопителя на входыпервой и второй групп подается адресэтой ячейки, а на вход записи - высокое напряжение, При этом пережигается перемычка 7 накопителя 5, соответствующая тесту неисправности в основ. ном накопителе. После пережига перемычек 7 схема памяти готова к работе.При смене на входах первой и второй групп устройства адреса Формирователь 1 открывает элемент 9 разряда, разряжая выходную шину 14 до Произв.-полигр. пр-тие, г,нуля. Если на входах устанавливаетсяадрес исправной...

Номер патента: 1298803

Опубликовано: 23.03.1987

Авторы: Алексеев, Барановская, Ковалев, Кугутов, Петропавловский, Росницкий, Савельев, Степанян

МПК: G11C 17/00

Метки: запоминающее, полупроводниковое

...сигнал блокировки записи корректирующего кода. В этом случае с выхода элемента НЕ 5подается сигнал на пятые входы блоковпамяти, разрешающий запись в них корректирующего кола, Это обеспечивает возможность контроля тех частей блоков 1 памяти, где хранятся коды коррекции за счеттого, что появляется возможность сохранить код коррекции в накопителях от предыдущей записи, изменяя при этом кодчисла последующей записи, а затем, анализируя результат коррекции нового кодачисла, определить правильность их функционирования, Таким образом организован аппаратный контроль корректирующего кода,расширена возможность контроля накопителей,Надежность функционирования полупроводникового запоминаюгцего устройства повышена и за счет особой организации...

Номер патента: 1300563

Опубликовано: 30.03.1987

Авторы: Гладштейн, Комаров, Тверецкий

МПК: G11C 17/00

Метки: запоминающее, постоянное, программируемое

...о том, что испробованы все варизцтц коррекции и, слс- ЛОВаТЕЛЬНО,;53 ПИСЬ ЛЗ ИНОГО ЧдСИВс 1 В Лдцное ПГ 1 ЗУ 8 невозможна. В эточ случае исполняется про раях)3 3 блок 51, в хогс котОРОГО В РсГистР 1 с) Вы Воля ВыволитсЯ слово, обеспсчивдюпс свече 1 ис ицлик 1 т)р 1 Бряк в грхппс элсмсГСОВ 16 инлик;псин. В эточ случае 1111 ЗУ 8 признагЯ бр;1 кО- ванным и лолжцо быть з 11)ццс) лругич.Если же корректируюцсс сг)си)с) цс р;1 вно 111, то проверены ц Все Взризцтц коррекции и нсобхолимо перейти и Глук)- 1 цемм. ДЛ 53 ЭТОГО ВЫПОГ 1 Н яТС 51 ПрОГрс с М ИЬ 1 И блок 37, в холе которого инкрхсцтирут - ся текупгсе зцдчсцис коррсктирук)цгс ГО с 1)- ва. Далее управлецис передастся прО рзмчи)- лу блоку 33, цс)еле чего микрО-ЭВМ 91, 3 На 10 ГИЧНО РДССХ...

Номер патента: 1300564

Опубликовано: 30.03.1987

Авторы: Гецко, Гусейнов, Исмаилов, Мамедов

МПК: G11C 17/00

Метки: запоминающее, постоянное, программируемое

...18 программирования .и вход 19 разрешения программирования устройства.В работе устройства можно выделитьтри режима: режим нормального функционирования, режим коррекции и режим функционированияя после коррекции. Первый и третий режимы являются рабочими режимами,в которых устройство выполняет возложенные на него функции. Второй режим является промежуточным режимом, в которомосуществляется программирование дополнительного модуля 2 памяти, т. е. пережигание перемычки по адресу, который равенадресу восстановленной перемычки в одномиз модулей 1 памяти,В режиме нормального функционирования устройство работает следующим образом.В этом режиме входы питания и выборки дополнительного модуля 2 памяти черезнормально замкнутые контакты 9 и 10...

Номер патента: 1300565

Опубликовано: 30.03.1987

Авторы: Буй, Солод

МПК: G11C 17/00

Метки: запоминающее, постоянное

...напряжение на горизонтальной шине и соответствующего коду ноль. Все транзисторы связи накопителя 2 имеют нормальное значение порогового напряжения,При достижении на выбранной горизонтальной шине значения порогового напряжения начинается разряд вертикальных шин второй группы Р и Р., связанных с выбранной вертикальной шиной Е первой группы матричного накопителя, если соответствующие транзисторы связи имеют нормальное значение порогового напряжения, и второй вертикальной шиной дополнительного накопителял я.При этом изменяется потенциал на вторых входах дифференциальных усилителей и на выходах последних устанавливается значение единицы (если соответствующие транзисторы связи имели нормальное значение порогового напряжения)....

Номер патента: 1305775

Опубликовано: 23.04.1987

Авторы: Львович, Приходько, Щетинин

МПК: G11C 17/00

Метки: запоминающее, постоянное

...шине, в режиме программированиявсе переходы база - эмиттер транзис торов, подключенных к невыбраннымсловарным шинам, находятся под обратным смещением, а тиристор 6 дешифратора слов 2 оказывается выключенным, так как потенциал на его базе,определяемый формирователем 11 напряжения контроля ниже потенциала накатоде тиристора 6, определяемогоуровнем напряжения внешнего формирователя напряжения. В результате, если есть утечка одного из переходовбаза - эмиттер транзисторов накопителя 1, то он легко может быть измеренподключением измерительного прибора между выходом 20 контроля и внешним формирователем напряжения У, Диоды13-15, р-и-р транзистор 16 определяют уровень напряжения, вырабатываемый формирователем 11 напряженияконтроля. Этот...

Номер патента: 1310901

Опубликовано: 15.05.1987

Авторы: Богачев, Клейман, Криворуцкий, Лемзаль, Рожкова

МПК: G11C 17/00

Метки: запоминающее, постоянное, трансформаторное

...считывания содержит элементы ИЛИ 28, элементы НЕ 29, триггеры 30, входы 31 Запуск которых соединены с выходами элементов ИЛИ 28, а входы 32 Сброс соединены с общей шиной 33 Сброс; выходы триггеров 30 соединены с числовыми выходами 11 блока 10 считывания,Токоограничивающий элемент может быть выполнен на резисторе.Постоянное запоминающее устройство работает следующим образом.При возбуждении одного из входов 12 и одного из входов 13 токового адресного дешифратора 5 положительными импульсами тока через токоограничивающий элемент 6 и выбранный кодовый провод блока кодового трансформаторного 1 протекает ток опроса. Считывание информации производится блоком 10 считывания по тем входам 9, которые расшунтированы в зависимости от того, на какой...

Номер патента: 1314387

Опубликовано: 30.05.1987

Авторы: Бородин, Паращук, Платонова, Суворова

МПК: G11C 17/00

Метки: запоминающее, полупостоянное

...7 и 8, обеспечивая прохождение через них сигналов по другим входам. В это время на всех блоках напряжение питания уже достигло номинального значения, что искл 1 очает возникновение помех, Элемент задержки позволяет задержать поступление разрешающего сигнала до момента достижения номинального напряжения. Дополнительную задержку обеспечивают формирователи 9 и 10 в совокупности с элементом 12, Если управляющий вход блока 13 сравнения подключен к выходу элемента 11, то это повышает помехоустойчивость. Отключение питания от шины 20. При снижении напряжения до порога срабатывания элемента 5 последний срабатывает, запрещая прохождение сигналов через элементы 7 и 8. При этом, если было обращение к блоку 1 памяти, то сигнал "Обращение"...