Постоянное запоминающее устройство

,11 С 17 ЕННЫЙ КОМИТЕТ СССРЗОБРЕТЕНИЙ И ОТНРЫТИЙ УДАРС ДЕЛА ОПИСАНИЕ ИЗОБРЕТЕН ТЕЛЬСТВ АВТОРСКОМУ СВ(54)(57). ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕУСТРОЙСТВО, содержащее накоп:тель,информационные выходы которого соединены с входами информационногорегистра, выходы которого являютсяинформационными выходами устройстваи управляющий вход соединен с первым выходом блока управления, второй выход которого соединен с управляющим входом регистра адреса,старших разрядов, а третий выходявляется управляющим выхсдом устройства, выходы регистра адреса старших разрядов соединены с входами дешифратора, выходы которого соединены с входами первой группы накопителя и входами блока ключей, выходы которых соединены с входами питания накопителя, выходы регистра адреса младших разрядов соединены с входами второй группы накопителя, а входы соединены с входами регистра адреса старших разрядов и являются адресными входами устройства, первый вход блока управления является управляющим входом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, оно содер-жит блок сравнения, входы первой и второй групп которого соединены соответственно с входами и выходарегистра адреса старших разрядов, а выход блока сравнения соединен с вторым входом блока управле- д ния.Изобретение относится к вычислительной технике, а именно к постоянным запоминающим устройствам иможет быть использовано для снижения потребляемой мощности.Известно запоминающее устройство,состоящее из модулей памяти, каждый из которых содержит адресныйблок, накопитель, числовой блок исвой ключ для подключения питанияк модулю памяти 1 1,Недостатком указанного устройства являются большие задержки, вносимые ключем подключения питания,что снижает быстродействие выборки.Наиболее близким к изобретениюпо технической сущности являетсяпостоянное запоминающее устройство,содержащее модульный накопитель,блок ключей питания, дешифратор,регистры адреса и числа и блок управления 121.Недостатком известного устройстваявляется снижение быстродействияиэ-эа использования ключей импульс:ного питания, имеющих значительноевремя включения.Цель изобретения - повышение быстродействия работы устройства.Поставленная цель достигается тем.что постоянное запоминающее устройство, содержащее накопитель, информационные выходы которого соединеныс входами информационного регистра,выходы которого являются информационными выходами устройства, ауправляющий вход соединен с первымвыходом блока управления, второй выход которого соединен с управляющим входом регистра адреса старшихразрядов, а третий выход являетсяуправляющим выходой устройства, выходы регистра адреса старших разрядов соединены с входами дешифратора, выходы которого соединены свходами первой группы накопителя ивходами блока ключей выходы которых соединены с входами питания накопителя, выходы регистра адресамладших разрядов соединены с входамй второй группы накопителя, авходы соединены с входами регистраадреса старших разрядов и являютсяадресными входами устройства, первый вход блока управления являетсявхоДом устройства, содержит блоксравнения, входы первой и второйгрупп которого соединены соответственно с входами и выходами регистраадреса старших разрядов, а выходблока сравнения соединен с вторымвходом блока управления.На чертеже представлена функциональная схема предлагаемого устройства.Постоянное запоминающее устройство .содержит регистр 1 адреса старших разрядов , регистр 2 адреса65 Если блок 3 сравнения вырабатывает признак сравнения, возможно ускорение выборки из накопителя, З этом случае в регистре 1 хранится младших разрядов, входы которых соединены с входами первой группыблока 3 сравнения и являются адресными входами 4 устройства. Выходырегистра 1 адресов старших разрядовсоединены с входами дешифратора 5 ивходами второй группы блока 3 сравнения, выходы дешифратора 5 соединены с входами первой группы накопителя б, состоящего из модулей 71 О памяти и входами блока 8 ключей,выходы которых соединены с входамипитания соответствующих модулей 7памяти накопителя б. Информационныевыходы накопителя б соединены с15 входами регистра 9 информации, выходы которого являются информационными выходами устройства 10, а управляющий вход соединен с первымвходом блока 11 управления, второйвыход которого соединен с управляющим входом регистра 1 адреса старшихразрядов. Управляющий выход блока 11управления яьляется управляющим выходом 12 устройства, первый входуправляющим входом 13 устройства, авторой вход соединен с выходом блбка3 сравнения,Устройство работает следующимобразом.В каждом цикле считывания наЗО входы устройства поступает сигналобращения - на вход 13 и код адреса - на входы 4. При этом старшиеразряды кода адреса поступают навходы регистра 1 и блока 3 сравне 35 ния, а младшие разряды поступаютна установочные входы регистра 2 ипотом на соответствующие адресныевходы модулей 7 памяти, Регистр 1выполнен стробируемым, поэтому в40 нем хранится код модуля 7 памяти,к которому было .обращение в предыдущем цикле считывания. Коды адресовмодулей памяти предыдущего обращенияи настоящего поступают на входы блока 3 сравнения, на выходе котороговырабатывается признак сравненияили несравнения, поступающий в блок11 управления. Если вырабгтываетсяпризнак несравнения, это означаетчто производится обращение к другому50 модулю 7 памяти, блок 11 управлениявырабатывает импульс записи нового. кода адреса старших разрядов в регистр 1. Этот код через дешифратор5 осуществляет включение соответству-,ющего ключа из блока 8 ключей и осуществляет разрешение выборки с соответствующего модуля 7 памяти. Блок 11 управления стробирует прием считываемой информации в регистр 9 и евыдает признак Готовность" на выходе 12,1014037 , 4 Составитель Г. БородинРедактор Г. Безвершенко Техред:Т,Иаточка Корректор А. Тяско Заказ 3028/62 Тираж 592 . Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Филиал ППП фПатент", г. Ужгород, ул. Проектная, 4 Гкод выбираемого модуля 7 памяти с помощью дешифратора 5 и к нему подключено питание от соответствующе. го ключа из блока 8. Блок управления синхронизирует работу регистра 9 и ,выдает сигнал на выход 12 по более короткому циклу.При использовании предлагаемого устройства в качестве управляющей памяти процессора, когда обращениек памяти осуществляется в каждомцикле, а переходы иэ одного модуляв другой при выборке редки, возможно существенное повышение быстро-действия выборки при незначительныхзатратах потребляемой мощности засчет одного постоянно включенногомодуля памяти.