G11C 17/00 — Постоянные запоминающие устройства с однократным программированием; полупостоянные запоминающие устройства, например с ручной заменой информационных карт

Номер патента: 744729

Опубликовано: 30.06.1980

Автор: Слудников

МПК: G11C 17/00

Метки: запоминающее, постоянное

...схема устройства.Устройство содержит ферритовые сердечники 1, прошитые числовыми проводами 2, разделительные элементы, например диоды 3, вклк и нные с одной стороны числовых проводов 2, форчнрователи 4 тока выборки, каждый из которых подклкчен к группе диодов 3, ключи 5 выборки, выполненные на т 1 аноисторях, соединенные с группой чцс ловых проводов 2 н разделительных элементов (диодов) 6, основной источник 7 питания, подключенный к формирователям 4 тока выборки, координатные дешифраторы 8 и 9, подключенныесоответственно к фор з мирователям 4 тока выборки и ключей 5выборки, генератор 10 тока, включенный между точкой эмитеров всех ключей 5 выборки и общей шиной основного источника 7 питания и дополнительный источник 11,...

Номер патента: 744730

Опубликовано: 30.06.1980

Авторы: Верижников, Панферов, Хорохорина

МПК: G11C 17/00

Метки: запоминающее, постоянное

...работает следующим образом, На адресные входы 22 дешифраторов 3 и 5 адреса. подают код, соответствующий открытому состоянию левых (фиг. 1), первого 15 и второго 10 ключей выборки. Второй ключ 10 выборки открывается не позднее первого ключа 15 выборки, после подачи переднего фронта импульса обращения от устройства 1 управления выборкой. На фиг. 1 стрелкой показано направление тока: от источника 17 эталонного тока, первый кл 1 оч 15 выборки, разделяющий диод и прошивочный провод накопителя 20, второй ключ 10 выборки, через вход 1 к источнику 12 питания. К выходу 18 второго ключа О выборки подключена группа проводов накопителя 20, образующих-условно показанную. паразитную емкость 23. На стадии формирования рабочего тока правая...

Номер патента: 744731

Опубликовано: 30.06.1980

Авторы: Конон, Платонов, Скорубский

МПК: G11C 17/00

Метки: запоминающее, постоянное

...4, Выходы матричного накопителя 4. соединены с первыми входами двухвходовых элементов 5 И каждой группы б элементов 5 И.Вторые входы элементов 5 И каждоигруппы б соединены между собой и подклю"- чены к выходу соответствующего элемента2 ИЛИ. Выходы элементов 5 И одноименных разрядов каждой группы 6 элементов5 И объединены с. помощью элементов7 ИЛИ, выходы котбрых -йбйключемы .ковходу регистра 8 числа. Выход регистра 8числаявляется выходом запоминающего устройства,Устройство работает следукнцим образом После расшифровки кода адреса дешифраторомадреса на одном из его выходов появляется сигнал, который поступает на один вход соответствующего элемента 2 ИЛИ и на вход матричного накопителя 4, обеспечивая считывание требуемого кода числа...

Номер патента: 746730

Опубликовано: 05.07.1980

Автор: Ушаков

МПК: G11C 17/00

Метки: запоминающее, постоянное

...регистр адреса 7 со вторым дешифратором 8, формирователи 9 первый источник питания (на схеме не показан) и второй источник, питания Е 2.Устройство выполнено на микросхемах серии К 155, где в качестве запоминающих модулей применены микросхемы К 155 РЕЗ, а в качестве формирователей - микросхемы 170 ААЗ, однако оно может быть реа лизовано и на других запоминающих модулях, реализующих функцию ИЛИ на информационных выходах при отключении питания.Устройство работает следующим образом. В исходном еостоянии питание подается только на регистры 3, 4, 6, 7, дешифраторы 5, 8 и формирователи 9, а потребляющие наибольшую мощность запоминающие мо Р дули 2 по питанию выключены, При поступлении адреса на регистры 3, 4, 7 адреса происходит включение...

Номер патента: 746731

Опубликовано: 05.07.1980

Авторы: Буздин, Глебов, Иванников, Кравцов

МПК: G11C 17/00

Метки: запоминающее, постоянное

...дешифратора 6, входы которого объединены с выходами блока 9,Поступающий на входы АО - АЗ дешифратора 2 сигнал преобразуется в адресный код, возбуждающий одну из строк накопителя 1. Адресный сигнал выборки разряда подается на входы дешифратора 6 через выводы ВО - ВЗ и далее управляет формирователем 7, осуществляющим выбор разряда накопителя 1, в который будет внесена информация, приходящая на вход И блока 4. Одновременно блок 4 вырабатывается сигнал, поступающий на формирователь 3 для формирования из импульса С 2 импульса тока, по длительности соответствующего записываемой в ячейку накопителя информации: короткий импульс при записи 1 и длинный при записи О.Для записи информации внакопитель необходимы нормированный по амплитуде...

Номер патента: 746732

Опубликовано: 05.07.1980

Авторы: Журавский, Селигей, Тростянецкий

МПК: G11C 17/00

Метки: запоминающее, постоянное

...тем, что в предложенном ПЗУ начало выходной обмотки дополнительного запоминающего трансформатора соединено со входом дополнительного ключа, а концы выходных обмоток основных запоминающих трансформаторов подключены к шине нулевого потенциала.На чертеже представлена принципиальная электрическая схема ПЗУ.Предложенное ПЗУ содержит п основных 1 и дополнительный 2 запоминающие трансформаторы, прошитые кодовыми про- водами 3, соединенными с основными клю чами 4 выборки, и прошитый через транс. форматоры 1 дополнительный кодовый провод 5, начало которого соединено с допол. нительным ключом 6. Концы провода 5 и выходных обмоток 7 основных 1 и выходной обмотки 8 дополнительного 2 запоминающих трансформаторов соединены с шиной нулевого...

Номер патента: 746733

Опубликовано: 05.07.1980

Авторы: Косов, Монахов, Савельев

МПК: G11C 17/00

Метки: запоминающее, полупостоянное

...формирователи линейных отрицательных токов записи и считывания и поступает на вход второго интегрирующего блока 10 С выхода интегрирующего блока управляющий потенциал ж поступает на блок местного управленияДалее поочередно вырабатываются управляющие сигналы на втором и третьем выходах блока управления для организации "га 1 сЬЕ 1 " записи. При этом на интегрирующих блоках увеличиваются управляющие потенциалы. За счет этого уменьшается напряжение с источника положительногО импульсного питания "е и с источника отрицательного импульсного питания зф, что вызывает уменьшение линейных токов 25 30 35 записи. Эти токи в конце цикла записиравны по амплитуде номинальным и". Но,так как в начале цикла записи линейныетоки были значительно больше...

Номер патента: 750560

Опубликовано: 23.07.1980

Автор: Московкин

МПК: G11C 17/00

Метки: запоминающее, постоянное

...нулевого и единичного уровней сигналов, и пониженная надежность иэ-за неоптимальной упаковки чисел, что приводит к увеличению габаритно-весовых характеристик ПЗУ.Наиболее близким техническим решением к данному является постоянное запоминающее устройство, содержащее регистр адреса, выходы которого через последовательно соединенные дешифратор адреса и блок формирователей адресных токов подключены ко входам накопителя, выходы которого соединены со входами блока усилителей считывания, и числовой регистр 121 Накопитель чисел состоит из М сердечников для формирования М-разрядныхчисел, но при этом адресные проводникипроходят через все сердечники, таким образом, что в выходных обмотках сердечников наводится отрицательный сигнал,что...

Номер патента: 750561

Опубликовано: 23.07.1980

Авторы: Конон, Кузнецов, Платонов, Скорубцев

МПК: G11C 17/00

Метки: запоминающее, постоянное

...ментов ИЛИ 6. Выходы элементов ИЛИ 6являются выходами постоянного запоминающего устройства,Выходы дешифратора 1 адреса подключены ко входам первой группы соответствующих элементов ИЛИ 2, количество которых равно удвоенному значению количества разрядов выходного числа постоянного запоминающего устройства,Выход каждого элемента ИЛИ 2 соединен с нечетным входом соответствующегоэлемента И 3, Четные входы элементовИ 3 соединены поочередно с инверснымии прямыми выходами соответствующихтриггеров 4 накопителя 5, Количество 30элементов И 3 в группе равно 2 О , гдеП -количество разрядов в коде выходного числа устройства, Выходы группы двувходовых элементов И 3 попарно подключены ко входам элеМентов ИЛИ 6 второй 35группы, число которых...

Номер патента: 750562

Опубликовано: 23.07.1980

Авторы: Гаврилов, Милославский, Самойлов

МПК: G11C 17/00

Метки: запоминающее, постоянное

...В режиме очистки накопителя по всем обмоткам 11 запрета от генератора 7 на накопитель поступает импульс очист 5 10 15 26 25 30 35 40 45 зф 55 ки, переводящий все сердечники накопителя в состояние 0, например, - Вг. Цикл обращения к ПЗУ по какому-либо адресу начинается с режима восстановления. В этом режиме участвуют как первый и второй дешифраторы 3 и 4, так и третий дешифра гор 5. Необходимый для считывания адрес дешифрируется на дешифраторах 3, 4 и 5, в результате чего формируются импульсы на одной из числовых обмоток 9, на одной из дополнительных обмоток 10 записи и на всех обмотках 11 запрета, кроме одной, по которой в дальнейшем, уже в режиме считывания, формируется импульс считывания. Таким образом, дешифратор 5 в режиме...

Номер патента: 752481

Опубликовано: 30.07.1980

Автор: Муртазин

МПК: G11C 17/00

Метки: запоминающее, постоянное

...которых через диоды 11 соединены с Р/д выходами дешифратор а 1 ( 11 - информационная емкость устройства). Другие концы шин 8 соединены с входами и групп по О ключей 12 в каждой группе. Выходы ключей подключены к шине 13 нулевого потенциала.Устройство также содержит т групп по д логических элементов И 14, установленных между управляющими входами 15 ключей 12 и выходами 16 дешифратора 2, Другие входы каждой из групп элементов И 14 подключены к соответствующим выходам распределителя 17 импульсов, подключенного основным выходом 18 к стробирующему входу дешифратора 2, вход распределителя 17 соединен со стробирующим входом дешифратора 1 числовых шин.Запись информации в устройство осуществляется установкой перемычек 19 на информационных...

Номер патента: 752482

Опубликовано: 30.07.1980

Авторы: Козырь, Коледов, Петросян

МПК: G11C 17/00

Метки: запоминающее, постоянное

...транзисторов с инжекционным р-ипереходом считывающих Формирователейобъединены и являются выходами устройства, эмиттеры всех транзисторовс инжекционным р-и переходом подключены к шине нулевого потенциала, а инжекторы - к общей выходной шине,На чертеже приведена электрическаясхема постоянного запоминающего устройства.ПЗУ содержит адресные дешифраторы1, 2, выходы адресного дешифраторапервой группы 1 соединены с соответствующими базами транзисторов с инжекционным р-и переходом 3 формирователей 4 для выборки одной строки,коллекторы транзисторов с инжекционным р-и переходом 3 соединены с соответствующими адресными шинами 5матричного накопителя б, состоящегоиэ в секций, к адресным шинам 5 подключены катоды диодов Шоттки 7 матричного...

Номер патента: 752483

Опубликовано: 30.07.1980

Авторы: Деркач, Заброда, Корсунский, Мержвинский

МПК: G11C 11/40, G11C 17/00, G11C 5/00 ...

Метки: матричный, накопитель

...накопитель следующим образом.В режиме записи информации выбранная числовая шина 1 подключается к шине нулевого потенциала, а остальные числовые шины - к источнику высокого потенциала либо отключаются от внешних цепей. На выбранную входную шину 7 подается потенциал записи, а на остальные - нулевой потенциал, При этом транзисторы 4, подключенные к выбранной числовой шине 1, переходят в режим насыщения, а остальные находятся в режиме отсечки. В соответствии с записываемой информацией на выходные шины 5 подается ток записи или нулевой потенциал, В первом случае ток записи через выбранный транзистор 4, находящийся в насыщении, попадает на соответствующую разрядную шину 2, а затем через элемент 3 связи - на выбранную числовую шину 1. Таким...

Номер патента: 763969

Опубликовано: 15.09.1980

Авторы: Козырь, Коледов, Петросян

МПК: G11C 17/00

Метки: запоминающее, постоянное

...устройство непосредственно по входам и выходам может работать с логическими элементами типа ТТЛ.На чертеже представлена электрическаясхема предлагаемого устройства,ПЗУ содержит дешифраторы первой 1и второй 2 ступени, причем каждый вход 25адресного цешифратора первой ступени1 подключен к базе первого транзистора,3 соответствующего входного усиаителя4, выполненного на двух транзисторах.Коллектор первого транзистора 3 сое 1динен с шиной "земляф, эмиттер подключен к базе второго транзистора 5, ичерез резистор 6 к шине источника питания, Коллектор второго транзистора 5подключен к шине источника питания,при этом эмиттер второго транзистора/ г5 поаключен к соответствующей горизонтальной шине 7 аиопно-матричногонакопителя 8....

Номер патента: 765872

Опубликовано: 23.09.1980

Авторы: Акинфиев, Миронцев, Наджарян, Ушаков

МПК: G06F 12/00, G11C 17/00, G11C 7/00 ...

Метки: блоки, записи, информации, памяти, полупроводниковые

...на кнопку Пуск в блок управления 5 запускают устройство, которое считывает информацию иэ программируемой микросхемы через амплитудный дискриминатор 8, сравнивает ее с информацией информационного регистра 2 в блоке сравнения 5, который вырабатывает сигнал разрешения записи единицы в микросхему в случае наличия единицы в информационном регистре 2 н отсутствия ее в программируемой микросхеме. В ответ на этот сигнал блок управления 6 включает формирователи 7 токов программирования, которые вырабатывают серию управляющих сигналов и токов программирования в соответствии с техническими требованиями на данный тип микросхемы. Амплитудный дискриминатор 8 контролирует проведенную запись, и в случае ее успешного окончания в блоке индикации 4...

Номер патента: 765877

Опубликовано: 23.09.1980

Авторы: Кудрина, Некрасов, Полищук

МПК: G11C 17/00

Метки: запоминающего, матричного, накопителя, постоянного, программируемого, устройства

...ПЗУ.В исходной пластине кремния марки КЭФ-О,З, при помощи известного и широко применяемого в промышленйости метода, по заданной топологии форми- руются монокристаллические шины 1 . п-кремния с окисной изоляцией. Затем кремний окисляется способом термического окисления до образования пленки окисла 2 толщиной 1 мкм. Режимо оокисления: Т.=.1150 , 1 =10 о сух +140 вл1 ф г ог + 10 о сх. После этого проводится Формирование высоколегированных контактных областей 3 при помощи процессов фотолитографии и диффузии фосФора. Фотолитография:фоторезист - РН, метод нанесения фотореэиста центрифугирование (1500 об/мин, 30 с), сушка фоторезиста - при комнатной 40 температуре 20 мин, при Т=95 С - 20 мин, экспонирование - лампа ПРК, время - 1 мин,...

Номер патента: 765878

Опубликовано: 23.09.1980

Авторы: Кузнецов, Хлюнев

МПК: G11C 17/00

Метки: долговременное, запоминающее

...вход блока управления 8 соединен с управляющим входом устройства, а второй его вход подключен к выходу элемента И 7.Выходы блока управления 8 подсоединены к соответствующим управляющим входам регистра адреса 1, регистра текущего 46 адреса 2, дешифратора 4, регистра числа 11, к третьеку вхолу блока усилителей считывания 6.Устройство работает следующим образом.На регистр адреса 1 поступает код адреса числовой ячейки, хранимой в одном из накопителей, а на блок управления 8 - сигнал обращения к устройству, Код старших разрядов адреса, установившийся на регистре адреса 1, поступает непосредственно на пер- зо вые входы схемы сравнения 3 и на входы дешифратора 4, а код младших разрядов - на управляющие входы выходного коммутатора 1 О.При...

Номер патента: 767840

Опубликовано: 30.09.1980

Авторы: Беляков, Журавлев, Пресняков

МПК: G11C 17/00

Метки: запоминающее, постоянное

...3 и далее на выходные шины, так как на третьи входы коммутаторов 3 в этом случае с выходов соответствующих элементов 5 И подается нулевой управляющий сигнал, разрешающий йрохождение информации с первых входов на выходные шины коммутаторов 3.Предлагаемое устройство позволяет произвести коррекцию информации по несовпадающим адресам каждого из гп основных запоминающих модулей 1. Это означает, что по данному адресу возможна коррекция информации одного из гп основных запоминающих модулей 1, При этом предварительно по данному адресу в основной запоминающий модуль 1 заносится единичная информация, а в дополнительный запоминающий модуль 4 по тому же адресу заносится правильная информация.Рассмотрим как работает устройство в этом случае,По...

Номер патента: 767841

Опубликовано: 30.09.1980

Авторы: Кардащук, Карманов, Корсунский, Липилин

МПК: G11C 17/00

Метки: запоминающее, постоянное

...соответствующего данному состоянию. При поступлениина дешифратор по входу 15 строб-импульса чтения выбранный выход деширатора через открытый ключ подключается к источнику потенциала, аостальные выходы эаэемляются.Строб-импульс по входу 15 поступаеттакже на ключ 14, который подает навыход дополнительной диодной сборки 13 высокий потенциал, в результате чего все ее диоды смещаются в 10 рбратном направлении и практическине влияют на процесс считывания,протекающий так, как и в устройствепрототипе. С выбранного выхода де-,шиФратора 3 высокий потенциал пода ется на соответствующие выходныешины накопителя 1 через диоды, подключенные к выбранной входной шине.Время установкивысокого потенциала на выходных шинах определяется 2 О процессом...

Номер патента: 773731

Опубликовано: 23.10.1980

Авторы: Будовский, Гольдберг, Ежова, Кулакова

МПК: G11C 17/00

Метки: запоминающее, информации, многоотверстных, неразрушающим, считыванием, типа, ферритовых, элементах

...на счетчик 16 тактов, выдает нв первом выходе сигналвключения ключа 18 который подает питание на формирователи 3 разрядных токови заряжает блок 19 накопителей энергии,кроме того, в это время дешифратор 17тактов на своем втором выходе выдаетопрос на пятый 22 и восьмой 25 элементы И, Код числа, присутствуюший на числовых шинах 21, или его инверсия на выходе элемента НЕ 20 разрешает прохождение опроса через пятый 22 или восьмой25 элемент И, затем через второй 26или третий 25 элемент ИЛИ опрос поступает на второй или третий входы формирователя 3 разрядных токов, обеспечиваяформирование соответствующей полярностиразрядного тока накопителя 1,В результате, по разрядным шинам накопителя 1 протекают токи, направлениекаждого из которых...

Номер патента: 794667

Опубликовано: 07.01.1981

Авторы: Абалтусов, Балашов, Владимиров, Городецкий, Матросов

МПК: G11C 17/00

Метки: памяти, постоянной, программированияблоков

...ключей 14 и 15, шину питания 16, ограничительный элемент 17, элемент ИЛИ НЕ 18, блок управления 19, шину нулевого потенциала 20.Перед началом работы потребитель матриц (ПЗУ) на (БИСах) с обычными или нихромовыми перемычками или матриц резисторного И ПЗУ с плавкими связями, в соответствии с требуемой программой хранения постоянной информации, составляет, многофункциональные таблицы истинности, которые являются спецификацией содержи10 15 65 5мого матриц ПЗУ. Затем осуществляется программирование матриц ПЗУ с помощью предложенного устройства,Устройство для программирования блоков постоянной памяти работает следующим образом.По начальной установке счетчик адреса 1 с помощью пульта управления 2 и блока управления 19 устанавливается в...

Номер патента: 799006

Опубликовано: 23.01.1981

Авторы: Козырь, Коледов, Петросян

МПК: G11C 17/00

Метки: запоминающее, постоянное

...формирователи ггруппы подключены к выходам элементовИЛИ первой группы, входы элементов 3 ОИЛИ первой и второй групп соединеныс выходами адресного дешифратора.На чертеже представлена структурная схема предлагаемого ПЗУ;35ПЗУ содержит адресный дешифратор 1, соответствующие выходы которого подключены к одноименным входам сост" ветствующих элементов ИЛИ первой группы 2, выходы элементов ИЛИ первой группы подключены ко входам соответ- ф ствующих адресных формирователей первой группы 3, выходи адресных формирователей первой группы подключены к соответствующим первым входам накопителя 4, причем одноименные входы 45 элементов ИЛИ первой группы 2 подключены к одноименным входам соответствующих элементов ИЛИ второй группы 5, выходы...

Номер патента: 799007

Опубликовано: 23.01.1981

Авторы: Деркач, Заброда, Корсунский

МПК: G11C 17/00

Метки: матричный, накопитель

...1 подключают к нулевому потенциалу, аостальные - к источнику потенциала записи лиЗОбо отключают от внешних цепей, На выбраннуюшину 7 подают потенциал записи, а на остальные-нулевой потенциал, В зависимости от записываемой информации выходные шины 5 либо подключают к источнику тока записи, либо на них подают нулевой потенциал, В первом случае токзаписи через выбранный транзистор 4, находящийся в режиме насыщения, попадает: на соответствующую разрядную шину и через запоминающийэлемент стекает затем на выбранную числовую . 4 фшину, производя запись, Во втором случае токрезисторов 6 через коллекторный переход выб.раиного транзистора 4 стекает на выходную ши.ну, через запоминающий элемент ток не протекает и запись не происходит. 4В режиме...

Номер патента: 805413

Опубликовано: 15.02.1981

Авторы: Маковенко, Яковлев

МПК: G11C 17/00

Метки: запоминающее, постоянное

...накопителя 5, такчто если количество разрядов слов,подлежащих хранению в ПЗУ следовательно, и количество разрядов регистра 16 слова) равно И, а количество разрядов-й по порядку ячейки хранимого слова второго блоканакопителя 11 равно Ф, то соответствующее ему количество разрядов1 -го числового блока б первого блоканакопителя 5 равно К = И - юНакопители 5 и 11 могут быть выполнены с применением любых эле"ментов связи элементов памяти, кото;рые на чертеже условно обозначенынаклонными черточками) , при этомсущество изобретения не изменяется.Коммутатор 14 предназначен дляподключения к соответствующим входам 17 регистра 16 слова ( И - М 1)выходов 8 выбранного в соответствиис кодом адреса 1 -го числового блокаб первого блока накопителя 5 и...

Номер патента: 805414

Опубликовано: 15.02.1981

Автор: Сафронов

МПК: G11C 17/00

Метки: памяти, полупостоянногозапоминающего, устройства, ячейка

...изготовления. зобретения - упрощение и поадежности ячейки памяти для+иа. 2. Составитель Ю. Розентальедактор Л. Повхан Техред А,Бабинец Корректор Л. И Заказ 914/76 Тираж 656 ПодписноеНИИПИ Государственного комитета СССРпо делам изобретений и открытий13035, Москва, Ж, Раушская наб., д. 4/ Филиал ППП "Патент", г. Ужгород, ул. Проектн Ток записи выбирается таким, чтобы носитель перемагничивался в области значений Ни не перемагничивался в области значений Н . Носитель магнитной записи намагничивается в перпендикулярном направлении.Работа предложенной ячейки памяти для ППЗУ осуществляется следующим образом.При записи информации в ячейку через ленту 6 пропускается электрический ток смещения 1 , и лента 0 нагревается до температуры,...

Номер патента: 809377

Опубликовано: 28.02.1981

Автор: Брик

МПК: G11C 17/00

Метки: запоминающее

...окажется адрес, при обращении к которому произошел сбой. Вся последовательность адресов, находящихся после останова в блоке 3 регистров, представляет 77 4 из себя аварийную ситуацию, привед 1:.:ую к сбою,После осталова устройство из нормального режима работы переводится (например вручную) во второй режим работы- режим кольца. В этом режиме коммутатор 4 осуществляет коммутацию второй груп- пы своих входов 12 с выходами 6, т,е.соединяет информационные выходы 11 блока 3 регистров с информационнымивходами 8 блока 3 регистров (т,е. замыкает блок 3 регистров в кольцо) и садресными входами 7 блока 1 памяти.Таким образом, при работе устройства врежиме кольца обращение к ЗУ происходит по хранящимся в блоке 3 регистровадресам, вращающимся по...

Номер патента: 809378

Опубликовано: 28.02.1981

Авторы: Глушков, Кульбашный, Мальцев, Милошевский, Нагин, Яковлев

МПК: G11C 17/00

Метки: за-поминающее, постоянное, программируемое

...управляющие транзисторы 9, при которой происходит инверсия информации, а именно: запись логического нуля в управляющий транзистор 9 происходит лишь при единичном состоянии запоминающего транзистора, а логическйй нульв управляющем транзисторе 9 преобразуется в логическую единицу в запоминающем транзисторе 4.Стирание информации в выбранном слове или во всех управляющих транэисто рах 9 происходит при подаче высокого уровня на шину 17 и низкого уровня на выбранную словарную шину 5 или на шину 14 избирательного стирания, а на остальные шины 5 подается высокий уровень, что переводит выбранные транзисторы 4 или 9 в открытое состояние (логическая единица).Запись информации в транзисторы 4 или 9 производится при подаче высокого уровня на...

Номер патента: 809379

Опубликовано: 28.02.1981

Авторы: Маковенко, Малиновский, Яковлев

МПК: G11C 17/00

Метки: запоминающее, постоянное, устрой-ctbo

...своивыходы определенную последовательностьимпульсов, которые управляют работойвсех узлов и блоков. устройства, а такжесигнал выз 6 ва константы, поступающий иавторой вход накопителя 6.Одновременно с сигналом обращения пошинам 14 поступает код адреса, которыйуказывает на условия преобразования адреса. Код адреса на регистр 1 заносятзаранее или одновременно с сигналомобращения 13,Коды полей регистра 1, которые неимеют резервных комбинаций, а такжеподлежат преобразованию и перекодированию (например, поля А и В на фиг. 1),поступают непосредственно на соответствующие входы адресного дешифратора 8.Коды остальных полей регистра 1 поступают на входы соответствующих дешифраторов 2, где осуществляется их дешифрация. При этом, если для...

Номер патента: 809380

Опубликовано: 28.02.1981

Авторы: Широков, Щетинин

МПК: G11C 17/00

Метки: блоки, записи, интегральной, информациив, постояннойпамяти

...введен преобразователь кодов адреса, выход которого подсоединен к другому входу блока согласования и входу блока буФерной памяти а вход соединен с выходом адресного счетчика.Йа чертеже представлена функциональ ная схема предложенного устройства.Устройство содержит блок буферной 1 памяти, блок 2 ввода-вывода информации, блок 3 согласования, адресный сцетчик 4, преобразователь 5 кодов адреса и блок 6 контроля,и управления,5 ОПреобразователь 5 кодов адреса представляет собой постоянное запоминающее устройство ПЗУ, в котором записаны коды, обеспечивающие оптимальную адресацию программируемого ПЗУ 55 при последовательном переборе адресов преобразователя 5. Коды ПЗУ преобразователя 5 должны быть индивидуальными для каждого типа...

Номер патента: 809381

Опубликовано: 28.02.1981

Авторы: Бархоткин, Козырь, Петросян, Преснухин

МПК: G11C 17/00

Метки: запоминающее, постоянное, устрой-ctbo

...выходов регистра 4 адреса код адреса (комбинация высоких и низких уровней напряжения) подается на соответствующие входы адресных дешифратаров 3и 7, а также на вторые входы коммутатара 8. С выхода первого адресного дешифратора 3 на необходимый вход соответствующих элементов 6 согласования(через формирователи 5) подается высокий уровень напряжения ( - 4 В), а наостальные входы этих и на все входыдругих элементов 6 согласования подается низкий уровень напряжения (40,4 В). Ссоответствующих выходов выбранного элеф мента 6 согласования сигнал поступает наодноименные первые входы коммутатора 8,Кроме этого, на соответствующие вторыевходы коммутатора 8 подается высокийуровень напряжения ( 2,4 В) из регистра4 адреса, а на остальные вторые...