G11C 17/00 — Постоянные запоминающие устройства с однократным программированием; полупостоянные запоминающие устройства, например с ручной заменой информационных карт

Номер патента: 581508

Опубликовано: 25.11.1977

Авторы: Селигей, Тростянецкий

МПК: G11C 17/00

Метки: запоминающее, постоянное

...чертеже дана принципиальная схема ПЗУ.там ИЛИ 12, количество которых равно числу разрялов и. Выхолы элементов ИЛИ 12 соединены со вторыми вхолами 3 блока 5 выдачи информации. Блок 5 выдачи информации содержит п пар входов 4 и 13.В кажлой числовой марице 2 информация представлена поразрядно в прямом или обратном коде в зависимости от того, преобладают ли в данном разряде нули или единицы соответственно. Пусть в числовой матрице 2 с номером 1 в первом, втором и пятом разрядах количество нулей больше количества единиц, а в остальных разрядах, наоборот, преобладают единицы. Тогда в матрице 2 в первом, втором и пятом разрядах информация занесена в прямом коле, а в остальных разрядах - в обратном коде, В числовой матрице 2 с номером,...

Номер патента: 586497

Опубликовано: 30.12.1977

Авторы: Бахир, Лешукович

МПК: G11C 17/00, G11C 7/06

Метки: запоминающего, постоянного, считывания, усилитель, устройства

...предлагаемого усилителя приведенана чертеже. (Для пояснения работы на этомже чертеже показаны входная и выходная обмотки разрядного сердечника),О Усилитель содержит нагрузочные резисторы1, транзистор 2, линейный дифференциальныйкаскад 3, токозадающий резистор 4 и источник смещения Е,.Работает усилитель следуощнм образом.5 В исходном состоянии благодаря источникусмещения Е, транзистор 2 заперт. Во времядействия сигнала опроса транзистор еще больше смещается в область отсечки, а по окончании сш нала опроса на нагрузочных резисторахО 1 появляется сигнал обратной полярности. Поддействием этого сигнала, усиленного линейным дифференциальным каскадом 3, транзистор 2 открывается и по цепи Е - параллельное соединение нагрузочных резисторов5...

Номер патента: 586498

Опубликовано: 30.12.1977

Авторы: Воробьева, Контарев, Кремлев, Приходько, Щербинина, Щетинин

МПК: G11C 17/00

Метки: запоминающее, постоянное

...входу блока 5 защиты накопителя, второй вход которого соединен с выходом блока 7 пороговых элементов, вход блока пороговых элементов через блок 6 выходных усилителей - к выходу блока 5 защиты накопителя.Информация в постоянное запоминающее устройство записывается путем пережигания плавнях пе)смычек накопителя 4. Пережпга 1111 с перс мычек соответствует записи в элемент586498 11 ПО 11 нд. Ло 1026Пипи рифи 56 ир. Сииунонн, 2 инин 3168/13 Гирик 738 одпиеное памяти накопителя единицы, наличие целой перемычки - нулю.Для обращения к постоянному запоминающему устройству в режиме считывания на вход блока 2 разрешения выорки подается 5 напря 5 кснис логического нуля. При этом блок 5 защиты накопигел 5 даст разрешение на считывание информации из...

Номер патента: 587504

Опубликовано: 05.01.1978

Авторы: Журавский, Померко, Селигей

МПК: G11C 17/00

Метки: запоминающее, постоянное

...5 Устройство содержит также транзисторы 8, эмиттер каждого транзистора 8 подключен к началу, а база - к концу соответствующей шины 4. Коллекторы транзисторов 8 подключены через резистор 9 к входной клемме устройства +Е и к первому входу элемента И 10. Ко второму входу элемента И 10 подключен выход Формировате- . ля 7 сигналов строба. Выход элемента И 10 подключен ко вторым входам усилителей 3. При работе устройства возникают сигналы (фиг.2): 11 - на выходе одного из формирователей 2;12 - ВВ 1 на разрядных шинах 5;13 - помеха 0 на разрядных ши- О нах 5; 14 - на выходе формировате" ля 7; 15 - на первом входе элемента И 10; 16 - на выходе элемента И 10;17 - 1 на выходе усилителей 3," 18 - ВОВВ на выходе усилителей 3Устройство работает...

Номер патента: 587505

Опубликовано: 05.01.1978

Автор: Беляков

МПК: G11C 17/00

Метки: запоминающего, информации, постоянного, считывания, трансформаторного, устройства

...устройств),Наиболее блиявляется способции из трансфозапоминающегося в подаче имрядном формирола 121 . Устройство содержит разрядные сердечники 1 а - 1 и (тт -число разрядов), дешифратор 2 кодовых проводов,З- Ь, тт -максимальная емкость устройства),ичем 4-4 п -выходные обмотки раэрядсердечников; 5-5 -двухполярныеилители считывания; 6-6 п -триггерысчетным входом. Ттусть кодовые провода 3-34 спрашиваются последовательно. При опросе кодового провода 3 считывается код записанного им слова 10.,1; при опросе кодового провода 32 считывается код 01.1 поразрядной суммы по модулю два кодового слова, записанного кодовым проводом 31 и кодового слова, записанного кодовым проводом За. Код слова, записанного кодовым проводом 3формируется поразрядным...

Номер патента: 590827

Опубликовано: 30.01.1978

Авторы: Клушанцев, Ляхович, Сенкевич

МПК: G11C 17/00

Метки: запоминающее, постоянное

...выход регистра 4 адреса подключенык первому входу блока 5 модификации адресов, два других входа которого соединены сдвумя выходами блока б усилителей счптыва 1 д ния, подключенного к выходу накопителя 1.Выход блока 5 модификации адресов подсоединен к первому входу регистра 7 числа,второй вход регистра числа - к третьему выходу блока 6 усилителей считывания, а уп 20 равляющий вход блока 2 коммутации - к входу устройства,Регистр 4 адреса разбит по разрядам попринципу однозначного соответствия выходовдешифратора 3 номерам (позициям) матриц2 накопителя 1 в подключенной группе матриц.При разрядности регистра адреса тгх одновременно подключаемый объем накопителя непревышает гтг=2 н" чисел (как и в обычныхПЗУ), однако общий...

Номер патента: 597008

Опубликовано: 05.03.1978

Авторы: Корнейчук, Носаль, Тарасенко, Торошанко

МПК: G11C 17/00

Метки: воспроизведения, одной, переменной, функции

...входы накопителя 7 соединены с выходбм селектора4, Выходы накопителя 7 через доподнительный регистр сдвига 6 соединены с сумматором 8,Устройство работает следуюшим образом,Входное разрядное слово Х поступает на вход устройства последомтвльно-па-радлельным кодом (например, побайтно) ввиде 8 разрндных кодовых посылок, нричвм каждан 1 -и КОДоиая ПОСЫДКа сопровождается тактовым импульсом "Г (см,фнг, 2). Каждан 1 я кодовая посылкапредставляет собой ь -разрядное словом .Предположив, что число Х поступает состарших разрядов, его можно представитьв ВидеХ 2(ф) 6 Х .26 2 И+ И- )С Х ,252Тогда функцию Х можно представитьв виде: 4Х(например, если Х =011, Хк =101, то запись ХХпредставляет собой код 011101 . Ло адресу Х; Х иэ накопителя 7...

Номер патента: 597009

Опубликовано: 05.03.1978

Авторы: Вълков, Городний, Кириченко, Корнейчук

МПК: G11C 17/00

Метки: запоминающее, постоянное

...использовать только матрицы накопителей, в которых есть о 0только отказы кратности К.Белью изобретения является повышениенадежности устройства,Эта цепь достигается тем, что устройство содержит вычитатель и третий накопи тель, ко входам которого подключены выходы дещифратора адреса, Одни выходы пер. яого и третьего накопителей через сумматор по модулю дм, а другие непосредствен но подключены к соответствукхпим входам вычитатепя,На чертеже дана структурная схема предлагаемого устройстм.Устройство содержит дешифратор адреса 1, первый 2, второй 3 и третий 4 накопители, двухвходовой сумматор по модулю дм 5, вычитатепь 6 и дешифратор коррекции 7Устройство работает следуюшим образомТираж 717 . Подписноественного комитета Совета Министров...

Номер патента: 610176

Опубликовано: 05.06.1978

Автор: Петров

МПК: G11C 17/00

Метки: блок, вводом, информационно-поисковой, памяти, последовательным, постоянной, символов

...постоянной памяти при посленом вводе символов, допускающего И С целью сокрашения числа галфавитных шин, каждая из нихвует т значениям символов, родного иэ сто символов производится прварительным возбуждением одной из тправляюших шин,На чертеже показана функци альнвясхема блока постоянной памяти,Он содержит алфавитные гориэонтальншины 1, 11 т фрых соответствует двум симу - из первой группы,рой; две управляющие горизонта2 , 2 2, на квжцую и двуволов. Он содержит также вер610176 постоянной памяти на различные поисковыеобразы,Блок постоянной памяти для информационно-поисковой машины с последователь.ным вводом символов, содержащий горизонтальные алфавитные и управляющие шины,вертикальные шины выбора символов и выбора управляющих...

Номер патента: 611251

Опубликовано: 15.06.1978

Авторы: Васюхин, Деркач, Корсунский

МПК: G11C 17/00

Метки: запоминающее, полупостоянное

...или то и другое вместе) служебного сигнала "Считывание" выбираетсягораздо меньше, чем у служебного сигналаСтирание. Соответственно меньше (по длительности и/или амплитуде) также и импульс, 20формируемый на выходе ключа стирания исчитывания 7 и поступающий на выбраннуюстроку накопителя 5, Энергии этого импульсанедостаточно для переключения запоминающих элементов накопителя в исходное состояние. Поэтому при считывании стирания записанной информации не происходит, Но величина тока, протекающего через каждыйзапоминающий элемент на второй вход соответствующего выходного ключа 13, зависитот того, в каком состоянии этот запоминающий элемент находится, И в зависимости отэтого на выходах 14 ключей 13 формируются сигналы считывания нуля...

Номер патента: 611252

Опубликовано: 15.06.1978

Авторы: Жабин, Корнейчук, Макаров, Тарасенко

МПК: G11C 17/00

Метки: воспроизведения, долговременное, запоминающее, функций

...установлен в единичное состояние, а остальные - в нулевое. Счетчик 6установлен в нулевое состояние,Для воспроизведения функции выполняетсяГ( цикловр каждый иэ которых состоит из 5двух тактов, К началу каждого 1 -го циклапо информационной шине 8 поступает значение 4 -го разряда аргумента. По шине9 поступает управляющий сигнал, производящий сдвиг информации во входном регистре 2 о1 и в счетчике 6, В результате .этого в(.1 + 1)-й разряц входного регистра 1 записьеается единица,.а в 4 младцщх разрядах входного регистра 1 образуется коа,, определяемый поступившими к этому времени 25раэриаами операнда, На выходах шифратора3 образуется код, определяемый кодом иавыходе входного регистра 1, Во втором такте по шине 11 поступает управляющий...

Номер патента: 611253

Опубликовано: 15.06.1978

Авторы: Вълков, Городний, Корнейчук, Миргородская

МПК: G11C 17/00

Метки: запоминающее, постоянное

...блока подключены к первым входам соответствующих сумматоров по модулю два, ко вторым входам которых подсоединены выходы соответствующих элементов И нервой группы, первые входы которых соединены с соответствующими входами шифратора, а вторые - подключены к выходу дополнительного сумматора по модулю два, входы которого соединены с выходами элементов И второй группы, первые входы которых подключены к соответствующим входам дешифратора адреса, а вторые - к соответствующим выходам шифратора, входыны с выходами регистрав местах, где должны быть записаны "1".Для максирования дефектов такого вида информацию, которая должна хранить матр- ца, следует закодировать ог эеделенным об разом, а при считывании декодировать при 5 помощи соответствующего...

Номер патента: 612283

Опубликовано: 25.06.1978

Авторы: Жигулевцев, Матвиенко

МПК: G11C 17/00

Метки: запоминающее, постоянное

...Н. ТупицПодписное друтих элементов И - НЕ.,соединены с соответствующими входами накопителя.На чертеже представлена структурная схема запоминающего устройства.Запоминающее устройство содержит накопитель 1, одип йз входов которого через ключя 2 соединены с выходами основного дешифратора выборки 3,Дополнительный дешифратор выборки 4 через одни из входов элементов И - НЕ 5 подключен к соответствующим входам накопите. ля 1, выходы которого через усилители считывания 6 соединены с одними из входов элементов . - НЕ 7, Другие входы элементов И - НЕ 5и 7 подключены соответственно к управляющим входам 8 я 9, а выходы всех элемение И - НЕ 7 соединены с входами регистра 10,одни из входов которого также соединен суправляющим входом 11. Выходы...

Номер патента: 614468

Опубликовано: 05.07.1978

Авторы: Косов, Монахов, Савельев

МПК: G11C 17/00

Метки: запоминающее, полупостоянное

...скоросф тью изменения магнитного потока считывания,но и числом нар импульсов адресных токов.Уменьшение числа положительных илн отрицательных импульсов адресных токов ведет кнеполной записи информации и к резкому снищ женив выходного сигнала чтения илн к потере информации,Вероятность неполной записи в предложенном ППЗУпо сранению с известными уменьшается в десятки раз, т,е. данное ПИЗУ практически полностью исключает ошибку при за 1 писи.По состоянию регистра адреса ППЗУ. можно судить также о неисправности тех иин иныхадресных цепей, что улучшает ремонтоспособюсть. Это позволяет использовать данноеППЗУ в ЦВМ специального назначения, т.е,в ЦВМ где недопустима частичная или полнаяпотеря информации при записи. формула изобретения...

Номер патента: 624297

Опубликовано: 15.09.1978

Авторы: Александров, Литуев

МПК: G11C 17/00

Метки: запоминающее, постоянное

...хранится требуемая информа.бора информации описанные процессы повторяются.Зкономический эффект от использовааия схемы ПЗУ подсчитать затруднительно, так как она входит в сложное устройство комплексного геофизического исследования скважин как небольшая часть. Однако использование его эффективно в аппаратуре, подверженной транспортировке, из-аа его простоты и малых габаритов. ВНИИ Заказ 5196/43 Ти 7 Подписн филиа Патентф,город роехтна 3 . ."6242 циа, накопителя 3, поступающего с ре гистра адреса блоке управления 2 наЩьух координатный дешифратор 4, через который подключаются соответствуюшие вертикальная и горизонтальная шины накопителя 3 к шине нулевого потенциале и высокочастотному генератору 1 соответственно. Управляющий же сигнал...

Номер патента: 625248

Опубликовано: 25.09.1978

Авторы: Вълков, Городний, Корнейчук, Тарасенко

МПК: G11C 17/00

Метки: запоминающее, постоянное

...8 и регистр результата 9. Выходырегистра кода функции 1 через дешифратор адреса 2 подключены к входам накопителя 3. Выходы старших (и -ых) разрядов регистров операндов 4, 5 , 6подключены к входам дополнительных дешифраторов 7, выходы ( Г) - 21)-ых разрядов регистров операндов 4, 5 т 6подключены к входам следующего дополнительного дешифратора, Выходы каждогодополнительного дешифратора подсоединены к первым входам элемента И-ИЛИ 8,к вторым входам которого подключены выходы накопителя 3. Выходы элементовфункций перспективно, так как не требуется составление, и минимизация логическихуравнений функций,Постоянное запоминающее устройство для хранения логических функций, содержащее регистр кода функции, соединенный через дешифратор с...

Номер патента: 627542

Опубликовано: 05.10.1978

Авторы: Жабин, Корнейчук, Меженый, Оснач, Скорик, Тарасенко

МПК: G11C 17/00

Метки: запоминающее, постоянное, представлением, фазо-импульсным, чисел

...нулевыевходы М числового и адресного сдвигакших регистров 1,2 подается сигнал сброса, При атом оба регистра устанавливвют 30ся в нуль, а триггер 5 переключаетсяв единичное состояние, С началом опорного периода через алемент И 3 на входг цепи сдвига ацресного регистра 2постуцвют тактовые импульсы, В течение этого же опорного периода по шинеА на информационный вход Д адресногорегистра 2 поступает единичный сигналс фазой, соответствующей адресу считываемого сигнала. В дальнейцем этот40единичный сигнал с первого разрядаадресного рег истра 2 сдвигается тактовыми импульсами в сторону старшихразрядов и в конце опорного периодафиксируется в г 1--этом разряде, .45Перед началом следуюцего опорного периода по шине Ко на нулевойОвход % -триггера 5...

Номер патента: 627543

Опубликовано: 05.10.1978

Авторы: Вълков, Гордодний, Дичка, Корнейчук

МПК: G11C 17/00

Метки: запоминающее, постоянное

...записываются в элементы связи накопителя 2.На практике в матрице накопителя 2 после изготовления существуют отказы, котэрые могут быть типа ГЕНЕРАТОР 0 (" нулевой дефект) или ГЕНЕРАТОР 1 ( "единичный" дефект) . "Нулевой" дефект имеет место в том случае, если направление возникшего дефекта и направление записываемой инфэрмации сэвпадвют (т.е. имеем дефекты ГЕНЕРАТОР 1, и записывается 1), и единичный дефект при разных направлениях отказа и записываемого бита. В случае, если в местах, где необходимо записать разряды данной группы для бэльшинст 4 Гф ва чисел возникла комбинация нулевых и еди 50 ничных" дефектов, можно осуществить такую коммутацию в блоке 3 коррекции, чтобы эти дефекты "замаскировались", Это имеет место при групповых отказах...

Номер патента: 631990

Опубликовано: 05.11.1978

Авторы: Бурковский, Сташков, Цогоев

МПК: G11C 17/00

Метки: запоминающее

...7, дешифратор 8 и блок9 формирователей разрядных токовсоединен со вторым входом накопителя4 . Второй выход блока управления 7связан с первым элементом И 2 , а тре- фтий выход - с вторым элементом И 5,Второй выход счетчика 6 подключен ковторому, а регистр числа 10 - к третьему входам дешифратора 8,В режиме записи информации блокуправления 7 вырабатывает сигналы напервый 2 и второй 5 алементы И, Врезультате этого начинает работатьблок 3 формирователей адресных токови по выбранной адресной обмотке нако- ф43пителя 4 протекает адресный ток, Крометого, с выхода второго элемента И 5 насчетчик, который в исходном состоянииобнулен, поступают счетные сигналы, Блокуправления 7 вырабатывает сигнал опросапешифраторв 8, запускающий блок 9...

Номер патента: 631991

Опубликовано: 05.11.1978

Авторы: Диденко, Карнаух, Конарев, Полященко, Ручинский, Шандрин

МПК: G11C 17/00

Метки: запоминающее

...входы элемента 4 ИЛИ поступаютуправляющие сигналы Считывание (шина 12) или "Записьф (шина 11). В ре- ЗВзультате нв выходе последнего формируется сигнал,. стробирующиф работу регистра 1 и дешифрвторв 3. Сформированный при этом нв выходе дещифратора 3адрес ячейки памяти через элементы 7 фИЛИ поступает на адресные шины накопителя 8. При этом в режиме считывания нв всех выходах дешифратора 2 формируется код считывания, поступающийна информационные входы запоминающих ффэлементов накопителя 8,В режиме записи в соответствии с кодом апреса запоминающего элемента,поступающим от регистра .1, информаци"ей (шина 10) и стробирующим сигна- Млом "Запись (шина 11) на дешифраторе2 производится выборка соответствующего информационного входа...

Номер патента: 634373

Опубликовано: 25.11.1978

Авторы: Горун, Кирсанов, Мартынюк, Самофалов, Филатова, Харламов

МПК: G11C 17/00

Метки: запоминающее, информации, перезаписью, полупостоянное, электрической

...От, равный по амплитуде + 250 В для серийных матриц, подвется через штепсели 11 на все экранируюшие шины 19 и через шгепсели Я навсе, кроме выбранной, числовые шины 17 накопителя 3, а выбранная числовая щинв подключается к шине 27 нулевого потенциала.Таким образом, напряжение + 0 р прикладываетсяк участкам пьезокерамикипластин 23 секций Возбуждения матриц 15 под теми электролами 16, которые связаны с выбранной числовой шиной. Под действием этого напряжения указанные участки пьезокерамики поляризуются в направ пении, соответствующем значению логиче ского "О", т.е. в данном адресе стирает ся ранее записанная информация. Затем производится запись логических " 1" в соответствии с кодом числа. При этом им- % пульс напряжения поляризации...

Номер патента: 637868

Опубликовано: 15.12.1978

Авторы: Журавский, Селигей, Тростянецкий, Филиппов

МПК: G11C 17/00

Метки: запоминающего, постоянного, трансформаторного, устройства, шифратор

...с началом обмотки 4, конец которой соединен с шиной нулевого потенциала. Начало обмоток 9 и 10 подключено к базам транзисторов 13 и 14 с общим эмнттером, коллекторы которых подключены к выхолным шинам 12 и 11 соответственно. Концы обмоток 9 и 10 соединены с началом обмот. кц 1, конец которой соелицен с шиной ну. левого потенциала.Если возбужден сердечник 8 двоичный код 11), то положительный сигнал с об. мотки 4 через обмотки 2 и 3 поступает на выходные шццы 1 и 2. Благодаря трансформаторной связи между обмотками 2 и 9, 3 ц О, на базах транзисторов 13 и 14 цо637868 рорчула изобретения г" . 1 Ч Гоставитель Л. Амусьева Ре такт оп Л 15 орнна Техрел О. Лугт 1 вав Коррсктггр Л. Кравченко Закал 7124 зч Тираж Ь 75 Пдггнсгнге 11 Н 14 г 1111...

Номер патента: 637869

Опубликовано: 15.12.1978

Авторы: Аль-Укейли, Вълков, Городний, Корнейчук, Миргородская

МПК: G11C 17/00

Метки: запоминающее, постоянное, устройсство

...записываемого типа. Нулевые отказы в традиционных структурах ПЗУ не оказывак)т влияния, однако при наличии единичных отказов матрица бракуется, Для маскирования влияния единичных отказов необходимо проицвертировать значение записываемых в этих местах разрядов. Так как в предлагаемом устройстве есть возможность инвертировать ко-ды исходной информации по двум диагоналям, то можно маскировать отказы разного типа и тем самым использовать матрицы со значительными отказами. Исхолная инфор. мация преобразуется сначала с целью сок 2 О ращения числа элементов связи накопителя 2, потом исходя из возникших отказов использованной матрицы накопителя снова преобразуют информацию с целью маскирования возникающих отказов. В результате этих обработок...

Номер патента: 637870

Опубликовано: 15.12.1978

Авторы: Селигей, Тростянецкий

МПК: G11C 17/00

Метки: запоминающее, постоянное

...разрядные шиныкоторого соединены с входами усилителейсчитывания к с соответствующими разделительными элементами, адресные, информационные шины и шину питания, отличаюиееся тем, что, с целью повышения быстродействия устройства, оно содержит ключевойэлемент, выполненный на транзисторе, эмиттер которого подключен к разделительнымэлементам, а коллектор - к шине питания35 Источники информации, принятые во внмание при экспертизе:1. Патент Великобритании1 193336кл. С 4 А, С 4 Н, 1970,2. Авторское свидетельство СССР344506, кл. 0 1 С 17/00, 1971,46 3Количество диодов 3 равно количествуразрядов и. Точки 3 на пересечениях числовых шин 4 означают электрическое соединение указанных шин. На одной числовойшине )4 каждого накопителя 1 может быть %не...

Номер патента: 639019

Опубликовано: 25.12.1978

Автор: Страбыкин

МПК: G11C 17/00

Метки: запоминающее, постоянное

...значения соответствующихразрядов регистра 3 адреса ( "О" или"1), остальная часть адреса поступает6 Э 9 О 19 непосредственно с регистра адреса на адресные входы блоков памяти 4;- производится считывание числа в ; выходной регистр 5.Выполнение логической операции; 5- на регистр адреса подается код логической операции, представляющий собой адрес соответствующей таблицы, при этом два первых разряда адреса не используются; на адресно-числовых регистрах 10 устанавливаются числа, над которыми необходимо выполнить логическую опера-производится считьпиние результата на выходной регистр. 15Выполнение операции суммирования:- на адресно-числовых регистрах находятся числа, подлежащие суммированию, на регистре адреса устанавливается адрес таблицы...

Номер патента: 639020

Опубликовано: 25.12.1978

Авторы: Бодров, Величковский, Граник

МПК: G11C 17/00

Метки: жгутов, запоминающего, кодовых, постоянного, сердечниках, устройства, ферритовых

...имитирующих ферритовые сердечники. Перед расклад-, кой проводов кодового жгута на штыри-иглы накидывают полимерную ленту (например, полиэтиленовую), после чего между штыря о ми на полимерную ленту укладывают провода кодового жгута ПЗУ. Поверх жгута накалывают вторую полимерную ленту. Края и заключенную между иглами часть верхней и нижней полимерных лент соединяют между собой (например, сваркой) с одновременной пробивкой отверстий в лентах для укладки жгута на ферритовые стержни н обрезкай кромок пленок по контуру кодового жгута.На фиг. 1 приведена схема фиксирования жгута; иа фиг. 2 показан шаблон для изготовления жгута.Изготовление жгута предложенным спо собом производится следующим образомНа основание шаблона 1 (см. фиг. 2), в...

Номер патента: 641499

Опубликовано: 05.01.1979

Авторы: Вълков, Городний, Корнейчук, Сосновчик

МПК: G11C 17/00

Метки: запоминающее, постоянное

...в тех местах, где необходимо записать логическую 1.Устройство но фиг, 1 работает следующим образом.При возбуждении одной из адресных шин дешифратора 1 иа выходе накопителя 3 получается трансформированный код чис о ла, соответствующего данному адресу, который поступает на входы блоха инвертирования чисел 7, В блоке 7 иивертируются . те разряды, которые принадлежат столбцам, хранящимся в обратном коде в накопителе 3, Полученный код с выходов блока 7 инвертируется в блоке 10, если значение на выходе управляющего элемента 5 после прохождения через блок 7 равно логической 1, или не иивертируется, если эначение на выходе управлякщего элемента 5 равно логическому О.Значения дополнительных разрядов по столбцам хранятся в узле управления 9 (коды...

Номер патента: 641500

Опубликовано: 05.01.1979

Авторы: Брик, Тростянецкий

МПК: G11C 17/00

Метки: запоминающее

...неисправных разрядов внеисправной ячейке может быть любымот 1 да -"-), На основные блоки павмяти 1, устанавливаемые в запомина)О еощее устройство, накладывается ограничение: на одна число, т,е. Наодин адрес, допускается не болееодной неисправной ячейки, расположенной в любом из ее основных блоковпамяти 1. Занесение информации асу"ществляется следуеощим образом. Висправные ячейки еп основных блоковпамяти 1 информация заносится, например выжиганием перемычек в разрядах, в которых должны быть нули.В ячейках дополнительных блоков памяти 3 и 4, соответствующих данномучислу, оставляют все перемычки, этимобеспечивается возможность в будущемиспользовать эти ячейки для коррекции инФормации. Если в данном числимеется одна неисправная ячейка...

Номер патента: 642772

Опубликовано: 15.01.1979

Авторы: Брик, Селигей, Тростянецкий

МПК: G11C 17/00

Метки: запоминающего, накопитель, постоянного, устройства

...представлена принципиальная электрическая схема накопи" теля дляпостоянного запоминающего устройства.Накопитель содержит прошитые чис" лонымн проводами 1 две группы 2,3 запоминающих трансформаторов 4. Начала и концы выходных обмоток 5 запоминающих трансформаторов 4 первой группы 2 подключены соответственно642772 Формула изобретения Составитель Л.Амусьеваская Техред О.Андрейко Корректор,П,Макаревичгаав иэ иамРедакт Кам Подмитета СССРоткрытийнаб., д. 4/ ное Филиал ППП Патент, г.ужгород, ул.Проектная к базам транзисторов 6 с общим эмиттером и к шине нулевого потенциала, коллекторы транзисторов 6,7 обеих групп пспарно обьединены и через резистор 8 подключены к источнику напряжения +Е. Начала и концы выходных обмоток 9 запоминающих...

Номер патента: 643972

Опубликовано: 25.01.1979

Авторы: Алексеев, Иванов, Малишевский, Мосеев, Росницкий

МПК: G11C 17/00

Метки: запоминающее, постоянное

...выдает сигнал в блок формироной части 16 адресного регистра 2 подклю- вания сигнала неисправность 19. Блок 19чен к первому входу блока сравнения 17, выдает соответствующий сигнал в шину 31второй вход которого соединен с выходом и в блок диагностики 21 при наличии сигначасти 18 регистра 11, содержащей код ад ла из блоков 25 и 20, Блок формированиясигнала конец цикла 2 выдает сигналВ состав устройс 1 да входит блок 19 фор- в шину Е 8 при получении сигналов с бломирования сигнала неисправность, пер- ков 25 и 20. Блок формирования сигналавый блок местного управления 20, блок ди- сопровЬждение 26 выдает сигнал в шиагностики 21. Адресный вход регистра 2 ну 30 при совпадении сигналов, поступаюсоединен с шиной 22. Один из управляющих З 0...