G11C 17/00 — Постоянные запоминающие устройства с однократным программированием; полупостоянные запоминающие устройства, например с ручной заменой информационных карт

Номер патента: 643973

Опубликовано: 25.01.1979

Автор: Трофимов

МПК: G11C 17/00

Метки: запоминающих, информации, накопителем, неразрушающим, считыванием, элементах

...собой импульсы второго такта и через элемент ИЛИ 11 поступают на второй вход счетчика записи 4, При этом фаза счетчика записи 4 изменяется на один или несколько шагов по сравнению с фазой адресного счетчика считывания 2, причем в этом случае она опережает на оДин или несколько (в зависимости от числа добавочных импульсов второго такта) шагов фазу адресного счетчика считывания 2,Так как при прохождении сигналов по шинам редактирования 9 формирователь 6 не вырабатывает сигнал разрешения записи на третьем выходе, на входе накопителя 1 сигналы записи не появляются и информация, записанная в накопителе, не нарушается,Такое "построение устройства позволяетзначительно сократить количество оборудо вания, поскольку отпадает необходимость в...

Номер патента: 649039

Опубликовано: 25.02.1979

Авторы: Волков, Городний, Корнейчук, Миргородская

МПК: G11C 17/00

Метки: запоминающее, постоянное

...в числовом блоке 2, азначения инверсных кодов, за исключением старших разрядов, записываютсяв регистрах инверсных кодов б.На практике при изготовлении матрицы числового блока 2 возникаютдефекты, которые могут совпадать сзаписываемой информацией (нулевойотказ или иметь разные направления с записываемым битом (единичный отказ). Нулевые отказыне оказывают влияния, но для маскирования единичных отказовнеобходимо проинвертировать значениясоответствующих разрядов записываемой информации. Например, если необходимо записать столбец с кодом1110101, и в месте записи первогои второго разрядов в матрице числового блока 2 есть соответственноединичный и нулевойф отказы,то необходимо выбрать такой инверсный код, при котором инвертируется1-ый...

Номер патента: 649040

Опубликовано: 25.02.1979

Авторы: Богданов, Клещев

МПК: G11C 17/00

Метки: запоминающего, накопитель, постоянного, устройства

...обмотки 4 во внутренних отверстиях сердечников за логический 0.Предложенный накопитель работает следующим образом.В такт считывания по выбранному информационному проводу 2 течет ток считывания. При этом на выходных обмотках 3 считывания возникают импульсы напряжения положительной полярности, соответствующие логической 1, и отрицательной полярности, соответствующие логическому 0С ростом емкости устройства, как правило, растет количество сердечников на инФормационном проводе 2, Это Ведет к возрастанию индуктивности в цепи информационного провода 2. С целью уменьшения индуктивности в цепи выбранного информационного про40 Формула изобретения,Составитель Ю,Розенталькина Техред Э. Чужик; КорректорЛ,Веселовск акто 80 но ен Ра Подписноо...

Номер патента: 651417

Опубликовано: 05.03.1979

Авторы: Журавский, Самофалов, Селигей, Тростянецкий

МПК: G11C 17/00

Метки: запоминающее, постоянное, трансформаторное

...согласующего трансформатора.Устройство содержит П запоминающих трансформаторов 1 с обмотками считывания, 2, соединенными с базами транзисторов 3 разрядных усилителей считывания. Коллекторы транзисторов 3 соединены с выходными шинами 4, а эмиттеры подключены к коллектору. транзистора 5 и к выводу резистора 6, другой вывод которого соединен с источником питания + Е, База транзистора 5 соединена с обмоткой считывания 7 согласующего65141 г,СоставитеТехред О. ЛТираж 680 ль Л. това Амусьевая Корректор М. РПодписноеитета СССРи открытийкая наб., д. 4/5од, ул. Проектная, 4 лактор Л. Утехинказ 815/49.НИИПИпо18085,йилнал ПП Государственного коделам изОбретенийосква, Ж-З 5, Рауш-Патент, г. Ужго трансформатора 8, Числовые провода 9 последовательно...

Номер патента: 652616

Опубликовано: 15.03.1979

Авторы: Журавский, Селигей

МПК: G11C 17/00

Метки: запоминающее, постоянное

...И Начертеже приведены связи междуузлами устройства для случая, когда информационный массив для хранейиа вустройстве условно разделен на четыреРавные части, например:М числа 1 2 3 иР Р Р Р1 О 1 О О2 1 О О ОИ 3 0 1 4 0 0 8 1 1 6 0 0 7,1 0 8 1 1 1 О О О1 выходы которого соединены со входами накопителя, выходы накопители через элементы НЕ подсоединены к первым входам первых элементов И, ко вторым входам которых подключены выходы соответствующих первых элементов ИЛИ, 45выходы первых элементов И соединены с первыми входами соответствуюших вторых элементов ИЛИ, выходы которых подсоединены ко входам регистра числа, Ио т л и ч в ю ш е е с я тем, что, с целью повышения надежности устройства, оно содержит второй дешифратор адреса, вторые элементы...

Номер патента: 665327

Опубликовано: 30.05.1979

Автор: Овчаренко

МПК: G11C 17/00

Метки: запоминающий, постоянный, программируемый, элемент

...слое диффузионную эмиттерную область, подключенную к подложке и образующую с диффузионной с истоковой областью МД 11- транзистора биполярный транзистор.На фиг. 1 изображен предлагаемый запоминающий элемент; на фиг, 2 - запоминающий элемент с диффузионной эмиттерной областью в полупроводниковом слое,Запоминающий элемент содержит подложку 1, полупроводниковый слой 2, диэлектрический слой 3, разрядную шину 4, диффузионные стоковую 5 и истоковую б области МДП-транзистора, затвор 7 которого соединен со словарной шиной.В полупроводниковом слое 2 может быть расположена диффузионная эмиттерная область 8 биполярного транзистора, базой которого является полупроводниковый слой 2, а коллектором - диффузионная истоковая область...

Номер патента: 668006

Опубликовано: 15.06.1979

Авторы: Терзян, Чахоян, Щетинин

МПК: G11C 17/00

Метки: запоминающее, постоянное, программируемое

...1, дешифратор числа 2, числовыеформирователи 3, числовые шины 4, накопитель 5, разрядные шины 6, разрядный дешифратор 7, усилители считывания 8, дополнительные числовые формирователи 9,коммутатор 1 О, адресные шины 11, выходные шины 12,Работа устройства в случае, когда всеэлементы накопителя 5 и числовые формирователи 3 исправны, происходит как обычно: код адреса поступает на адресные шины11 и адресный формирователь 1, с выходакоторого адрес поступает на вход разрядного дешифратора 7 и входы дешифраторачисла 2. Дешифратор числа 2 возбуждаетсоответствующий числовой формирователь 3и выбирает одну из числовых шин 4 накойителя 5. При этом на разрядные шины 6выдается храняшаяся по данному адресуинформация из накопителя 5, которая...

Номер патента: 682949

Опубликовано: 30.08.1979

Авторы: Веселый, Свищ

МПК: G11C 17/00

Метки: выборкой, запоминающее, последовательной, постоянное

...информацию. нающих элементов при помощи управляющего разряда 12, накопителя 3, триггера 11режима считывания и ключа 10. двоичном коде. Все числа в разрядах от 1 до 7 и записывают в массив 13 запоминающих элементов накопителя 3, а считывание осуществляется первым регистром 14 из триггеров с раздельными входами регистра числа 6. Все числа в разрядах от (т+1) до (т+и) записывают в подмассив 15 запоминающих элементов накопителя 3 и считывают вторым регистром 16 из триггеров со счетными входами регистра 6.В исходном состоянии ПЗУ, когда хранимая информация записана в этом устройстве, регистр 1 адреса, дешифратор 2, триггер 11 режима считывания установлены в О, При этом с триггера 11 режима считывания подается разрешающий потенциал на...

Номер патента: 686084

Опубликовано: 15.09.1979

Авторы: Носков, Садомов, Седова, Синдаловский, Хохлов, Черницкий

МПК: G11C 17/00

Метки: блок, выборки, длиной, запоминающих, интегральных, переменной, слова, устройств

...блока сов- номеров столбцов. Изменение границ ннючен к управляющей формационных ячеек в программируемой чика адреса. логической матрице осуществляется наитавлена блок схема,. более просто - изменением одного фотоства. 2 О шаблона в технологическом цикле соэд ит дешифратор 1 ния матрицы памяти. Поставленная цельчто в блок выборки длпоминающих устройствной слова, содержащийвход которого подключнам, а выходы соединс входами дешифраторвходные, выходные ивведены блок совпаденадреса и программирурице, входы которой сми счетчика адреса, ами регистраадреса, вьключены к одним вхоадреса, другие входы;с выходными шинами,падения адреса подклшине и к входу счетНа чертеже предспредлагаемого устройУстройство содержстолбцов, дешифратор 2 строк,...

Номер патента: 690562

Опубликовано: 05.10.1979

Авторы: Пупков, Толкачев

МПК: G11C 11/00, G11C 17/00, G11C 7/00 ...

Метки: запоминающее, полупостоянное

...делит его пополам на полуцериодстирания и полунериод записи Итак, в ис 30ходком состоянии, то есть к началу очередного цикла перезаписи, в триггере перезаписи11 записан нуль, в регистре записи 7 - код,подлежащий записи в некоторую словарнуюстроку накопителя 1, а в регистре адреса 3 -код, соответствующий номеру этой словарнойстроки. В течение полупериода стирания нанулевом выходе триггераперезаписи 11 по.тенциал соответствует логической единице, позтъму" сигналы могут появиться только на40выходах первой группы 9 элементов И. Пустьв 1-м разряде, выбранной дешифратором 4словарной строки, была записана единица, азаписать из 1-го триггера регистра записи 7необходимо нуль. В этом и только в этом45 .;случае на все три входа 1-го...

Номер патента: 694897

Опубликовано: 30.10.1979

Авторы: Беляков, Журавлев

МПК: G11C 17/00

Метки: запоминающее, постоянное

...первой ступени, регистр 3адреса второй ступени, дешифраторы 4 адреса первой ступени, адресные формирователи 5 и 6, дешифратор 7 адреса второйступени, элементы ИЛИ 8, на входы которых заведены выходы усилителей 9 считывания одноименных разрядов, регистр 10числа, блок 11 управления, схему 12 сравнения, входные шины 13 регистра адреса,шину 14 сигнала обращения к устройству,шину 15 сигнала разрешения смены адреса,шину 16 сигнала выдачи информации.Работает устройство следующим образом.На адресный регистр поступает код адреса, а на блок управления по шине 14 - сигнал обращения к устройству, запускающийблок 11 управления, который вырабатывает синхроимпульсы для управления работой всех узлов. По сигналу с блока управления происходит запись...

Номер патента: 698053

Опубликовано: 15.11.1979

Авторы: Бузунов, Буренков, Конкин, Литвиненко, Платонов

МПК: G11C 17/00, G11C 7/00

Метки: записи, запоминающие, информации, полупостоянные, постоянные, устройства, цифровой

...каждого последующего слова с циклическим сдвигом в одном и том же направлении относительно предыдутцего на шаг в один разряд. При этом очередная ячейка образуется пу. тем исключения из предыдущей одного запоминающего элемента, хранящего старший (младший) разряд информации, и добавления соседне. го запоминающего элемента младшего (старшего) разряда в зависимости от направления сдвить четырехразрядных двоичных20 в = 2 и+ (и - 1),НИИПИ Заказ 6565/17 Тираж 681 Подписное иал ППП "Патент", г, Ужгород, ул. Проектная, 43 69805 си над скобками обозначают содержимое ячеек, Каждое слово информации записано в соответствующей ячейке. Ячейки расположены со сдвигом вправо. Сдвиг каждой ячейки относительна предыдущей произведен на один разряд....

Номер патента: 698054

Опубликовано: 15.11.1979

Авторы: Меньщиков, Ошев

МПК: G11C 17/00

Метки: запоминающего, накопитель, типа, трансформаторного, устройства

...изготовления известного накопителя дляЗУ трзнсформаторного типа.Указанная цель достигается тем, что в плагаемом накопителе каркасы выполнены соскошенными боковыми стенками, напримерН-образной формы, причем в верхней их частивыполнены буртики.5 чертеже изображена конструкция накопиодержит каркасы 1, которыеей перфорированной подложкойрны разъемных сердечников 3 идля обеспечения Ч-образной ва также буртик 5 в их верхней4 4 Формула изобретения Составитель Н). РозентальРедактор А, Кравченко Техред О.Андрейко Корректор М.Шароши Заказ 656517 Тираж 681 Подписное ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж - 35, Раушская наб., д. 4/5Филиал ППП "Патент", г, Ужгород, ул, Проектная, 4 3,"...

Номер патента: 702410

Опубликовано: 05.12.1979

Авторы: Доля, Никифоров

МПК: G11C 17/00

Метки: запоминающее, постоянное

...адреса 1, Выходынакопителя 3 подключены ко входам регистра числа 4, Входы коммутатора 5соединены с соответствующими выходамидешифратора 2, а выходы подключены ковходам регистра числа 4. Адрес ячейкинакопителя поступает на регистрадресапо адресным входным шинам 6 ПЗУ. Информация с регистра числа 4 выдается 1 Она информационные выходные шины 7ПЗУ.Устройство работает следующим образом,По шине 6 поступает ацрес ячейки 15памяти накопителя на регистр адреса - 1,Дешифратор 2 расшифровывает этот адрес и при поступлении с цешифраторасигналов на входы накопителя 3 из накопителя считывается соответствующаяинформация и поступает на регистр числа 4 и далее на выходные шины 7 ПЗУ,Если при профилактическом контролеили в процессе работы обнаружена...

Номер патента: 710076

Опубликовано: 15.01.1980

Авторы: Гнитько, Мих

МПК: G11C 17/00

Метки: запоминающее, резервированное

...в первоначальное состояние.Таким образом, в ЗУ локализация неисправ.ности происходит во время работы ЦВМ поосновной программе, а прерывание вычислитель ного процесса происходит только на времяподключения резервного блока, что позволяетсократить время прерывания основной программы на величину, равную времени локализациинеисправности.25 Резервированное запоминающее устройство,содержащее блоки памяти, выходы одних изЗ 0 которых подключены к входам компаратора,выход которого подключен к блоку контроляи через ключ к одному иэ блоков памяти,о т л и ч а ю щ е е с я тем, что, с целью повыше.ния надежности устройства, оно содержит дополнительный компаратор, блок регенерациии мажоритарный элемент, подключенный кблокам памяти и компараторам,...

Номер патента: 711634

Опубликовано: 25.01.1980

Авторы: Андреев, Иванов, Щетинин

МПК: G11C 17/00

Метки: запоминающее, постоянное, программируемое

...шину 6, накопитель 7 с основными запоминающими элементами 8, дополнительные элементы памяти 9 и 10, дополнительную разрядную щину 11, разрядные шины 12, разрядные формирователи 13, дополнительный разрядный формирователь 14.Для контроля электроники обрамле- ния накопитель ПЗУ необходимо и достаточно убедиться в отсутствии замыканий и обрывов адресных и разрядных шин 5 и 12, так как отказ любого компонента электроники обрамления можно интерпретировать как обрыв или замыкание соответствующей шины. Лля контроля целостности и незамкнутости шин используются дополнительные запоминающие элементы 9 и 10 контрольной адресной шины 6 и контрольной разрядной шины 11, Дляконтроля разрядйых шин 12 необходимо производить последовательную запись в...

Номер патента: 716065

Опубликовано: 15.02.1980

Автор: Пчахчян

МПК: G11C 17/00

Метки: запоминающее, постоянное

...формирователей 5, Импульс управления по В х 2 открывает соответствующие ключи и запускает выбранный формирова- З 0 тель 8. В результате через выбранный канал в матрице разрешающих диодов проходит ток по цепи: источник Е, сопротивление, ключ 4, диоды 6 и 7, ключ 3. При этом в выходных обмотках ин;дуктир ются напряжения, направления которых соответствуют прохождению ад:ресного тока через числовые линейки. .Путь току оказымется открытым только для той цепи, разрешающие диоды кото 40 рых находятся в проводящем состоянии, Таким образом, из всего количества выходных каналов в одном направлении согласно коду адреса выбранным можетоказаться лишь один канал. Количество45 указанных каналов определяется размерами дополнительного дешифратора...

Номер патента: 720511

Опубликовано: 05.03.1980

Авторы: Вълков, Городний, Корнейчук, Тестов

МПК: G11C 17/00

Метки: запоминающее, информации, коррекцией, постоянное, считываемой

...устройство, содержащее узел постоянной памяти, узел сменной информа Оции, выходной блок, схемы выборки адреса измененной информации, схему сборки, схему блокировки и схемы считывания измененной информации, в котором адресные шины подключены к первым входам схемы выборки адреса измененной информации, вторые вхо ды которых подключены к элементам, хранящим адрес измененной информации, а их выходы подключены к схеме сборки и первым входам схем считывания измененной информации, вторые входы которых подключены к элементам, хранящим измененную информацию, выход схемы сборки подключен к управляющему входу схемы блокировки, вторые входы которой подключены к выходным шинам узла постоянной памяти, аты И 10, которые соответствую, тссысо...

Номер патента: 723684

Опубликовано: 25.03.1980

Авторы: Бабенко, Ткач

МПК: G11C 17/00

Метки: запоминающее, полупостоянное

...1. В слУчае .перФорации внутренней ветви контура (т.е. когда был записан 0) сигнал на съемной обмот е отсутствует.Выполнение выходных обмоток сосредоточенными и расположенными на отдельной платэ, и как следствие, упрощение конструкции и увеличение надежности ус=ройства стало нозможным благодаря включению в устройство дополнительного блока - блока 4 коррекции адресных токон.40В связи с большой длиной магнитопровода по сравнению с высотой съемной обмотки (практически отношение этих размеров ) 50), наличию четырех зазоров и, как следствие, больших по токов рассеивания при одинаковой амплитуде адресных токов во всех числовых шинах накопителя имеет место изменение величины сигнала Б на выходной обмотке в зависимости от располо жения...

Номер патента: 723685

Опубликовано: 25.03.1980

Авторы: Дудков, Корнейчук, Носаль, Тарасенко, Торошанко

МПК: G11C 17/00

Метки: воспроизведения, одной, переменной, функций

...регистравходного слова. Объем памяти этогоустройства вычисляется по Формуле1 Ъ 3 пИ Е о+1 1 сдгд и - количество двоичныхразрядов входногослова,щ = о -- количество старших2 ва рЬ 2разрядов входногослова (2.Наиболее близким техническим решением к.изобретению является устройство для воспроизведения функцииодной переменной, содержащее последовательно соединенные сумматор, пер -вый регистр сдвига, накопитель, селектор, входной регистр, второй регистр сдвига, блок управления, подключенный к первому и второму регистрам сдвига, накопителю и селекторам,В накопителе этого устройства хранятся произведения всех возможных пар6-разрядных чисел (е ( и, и - разрядность входного числа). Результат формируется путем суммирования выбранных из...

Номер патента: 733016

Опубликовано: 05.05.1980

Авторы: Жучков, Иванов, Косов, Монахов, Савельев

МПК: G11C 17/00, G11C 7/00

Метки: блоков, записи, информации, памяти, полупостоянной, считывания

...содержит дпя каждого разряда элементы И 1, 2, блок приори)тета считывания информации 3, блок приоритета записи информации 4, блок коммутации 5, элементы И 6, 7 и числовойрегистр 8,В режиме записи с числовых шин в 35устройство подается сигнал "Запись""3ф поступает на блок . приоритетазаписи информации 4, на числовой регистр8, на один иэ входов четвертого элемен 40та И 6, с выхода которого подается потенциал на второй вход - выход блокакоммутации 5. При этом на другой входэлемента И 6 поступает код числа с соот-,ветствующего разряда регистра 8.Блок 4 при записи информации вырабатьвает сигнал разрешения записи на одном из вьжодов при условии окончанияЭзаписи или считьвания в предыдущемцикле, так как время записи...

Номер патента: 733025

Опубликовано: 05.05.1980

Авторы: Конопелько, Лосев

МПК: G11C 17/00

Метки: запоминающее, постоянное

...памяти слова, удовлетворяющие пункту бв записи информации, то на одном из выходов дешифратора 22 и на выходе элементов 21 ИЛИбудут единичные сигналы, а на остальных выходах дешифратора 22 нулевые сигналы. При этом сигналы с основных разрядных шин 4 проходят через сумматоры 5 на вхо 6ды селектора 9 без изменения, кроме сигнала с дефектного элемента памяти, состояние которого совпадает с программируемой информацией, который инвертируется на соответствующем сумматоре 5, Сигналы с выходов селектора 9, проходя через сумматоры 13, инвертируются единичным сигналом с выхода элемента 21 ИЛИ, Таким образом, для исправных элементов памяти и дефектного элемента памяти, состояние которого не совпадает с программируемой информацией,...

Номер патента: 733026

Опубликовано: 05.05.1980

Авторы: Иванников, Кравцов

МПК: G11C 17/00

Метки: запоминающее, постоянное, программируемое

...выбором селектором 3 определенного разряда выбранной строки накопителя2, в который производится запись информации.Запись логической 1 производится подачей импульса тока питания накопителя,который пережи гает плавкую перемычку ячейки выбранного разряда (цепи питания на блок-схеме условно не показаны).Запись логического О определяется наличием плавкой перемычки, и импульс тока при этом в выбранную ячейку не подается. Перебором комбинаций логических сигналов на выходах Ьых.1 - Вых.8 и, следовательно, на входах дешифратора разрядов 7 выбираются последовательно адреса всех ячеек выбранной строки матричного накопителя и записывается информация в соответствии с заданной программой. Комбинации кода на входах Вх,3 - Вх.6 входного...

Номер патента: 733027

Опубликовано: 05.05.1980

Авторы: Данильченко, Кочин, Слудников

МПК: G11C 17/00

Метки: запоминающее, постоянное, трансформаторное

...+ 1 - 4, объединенные на входе сердечника младшего разряда в точке У. Кроме того, устройство содержит формирователи тока 5 и 6 с подключенными к ним дополнительными шинами выборки 7 и 8 соответственно. Входы формирователей тока 5 и 6 подключены к дешифратору 3 адресных проводов.Шина выборки 7 прошита в направлении, противоположном направлению прошивки адресных проводов первой группы (4 - 4 еу), а шина выборки 8 в направлении, противоположном направлению прошивки адресных проводов второй группы (4+ 1 - 4 ) . Прошивка сердечников адресными проводами первой группы осуществляется в прямом коде (прошивка сердечника адресным проводом соответствует единичной информации), а прошивка сердечников адресными проводами второй группы в обратном коде...

Номер патента: 733028

Опубликовано: 05.05.1980

Авторы: Бандуровская, Бастрыгин, Вълков, Городний, Корнейчук, Рогожин, Сосновчик

МПК: G11C 17/00

Метки: запоминающее, постоянное

...происходит сравнение соответствующих разрядов адресов. Например, для столбца, который имеет код инвертирования 101010, соответствует группа адресов ХХ 1, следовательно, сравнивается 1 с логическим разрядов поступившего 4 о кода адреса на элементах ЗИ. Если имев место совпадение, то на счетные входы соответствующего разряда регистра ,7 слова поступает сигнал инвертирования. Если совпадения нет, то информация на соответствующей ячейке и соответствующего разряда столбца считывается на регистр 7 слова без изменения. Если выбранный код ин.- вертирования столбца 0000000, то с блока 9 управления поступает сигнал Логический 0 и информация в соответствующем юв разряде регистра 7 слова не инвертируется.Если код инвертирования столбца 1111111,...

Номер патента: 734807

Опубликовано: 15.05.1980

Авторы: Кассихин, Овчаренко

МПК: G11C 17/00

Метки: запоминающего, матричный, накопитель, постоянного, устройства

...роль истоков" "элементов памяти и постоянно подключенной к шине нулевого потенциала,Подложка 15 выполнена низкоомной, легированной сурьмой, кремниевой и -типа, на"ее поверхности расположены параллельныеэпитаксиальные области кремния 16, слаболегированные бором, нижние части которых17 легированы бором в большей степени.Толщина и степень легирования бором этой" " =части-определяют длину канала и пороговоенапряжение транзисторов с лавинной инжекцией.В эпитаксиальных областях выполненыдиффузионные разрядные шины 13, 14 и+-типа проводимости. Толщина и степень легирования бором верхней части 16 определяют емкость разрядных шин 13, 14 и напряжение пробоя их р-п переходов. Первый слой диэлектрика выполнен издвуокиси кремния 18, и...

Номер патента: 734808

Опубликовано: 15.05.1980

Авторы: Журавский, Селигей, Тростянецкий

МПК: G11C 17/00

Метки: запоминающее, постоянное

...провода 8, прошитого в прямом направлении через все основные 1 и в обратном направлении - через дополнительный 4 запоминающие трансформаторы, конец компенсационного провода 8,соединен с шиной нулевого потенциала, а начало выходной обмотки 6 дополнительного запоминающего трансформатора 4 соединено с концами выходных обмоток 5 основных запоминающих трансформаторов 1. Устройство работает следующим образом.При возбуждении кодового провода 2 импульсом 9 тока в компенсационном проводе 8 одновременно протекает равный ему импульс 10 тока. В выходных обмотках 5 запоминающих трансформаторов 1, прошитых возбужденным кодовым проводом 2 в прямом и обратном направлении, формируются сигналы 11 и 12, соответствующие единицам и нулям.Амплитуда...

Номер патента: 739652

Опубликовано: 05.06.1980

Авторы: Завадский, Заика, Самофалов

МПК: G11C 17/00

Метки: запоминающего, накопитель, постоянного, устройства

...надругой стороне пластины перпендикулярно к втброму электроду возбуждения.Применение разрядных электродов,смещенййх друг относительно друга на 4расстояние, равное половине длины механической волны, и поляризации сегнетоалектрического материала, заключенногов объеме между четнйми, нечетными разрядйыми электродами и общими электродами во взьиимно противоположных направлениях, позволяет осуществить на выходном электроде операцию алгебраиче"ского вычитания положительной и отрицательной полуволн бегущей механическойволны.На чертеже схематично изображен накопитель постоянною запоминвкзйеюустройства в трех проекциях,4Основой. накопителя является пластина1 из сегнетоэлектрического материала,обладающего пьезоэлектрическими свойствами в...

Номер патента: 741321

Опубликовано: 15.06.1980

Автор: Шилинговский

МПК: G11C 17/00

Метки: запоминающее, постоянное

...14 соединен с выходом пере- счетного блока 5 и первыми входами элементов 15-1, 15-2 И, а выход - с дополнительным входом второго элемента 11 И, выход которого соединен со входом кольцевого регистра 16 сдвига, установочный вход которого соединен с выходом линии 9 задержки. Шины 17 опроса разрядных слов соединены с соответствующими выходамй элементов 15-1, 15-2 И, вторые входы которых соединены с соответствующими выходами элементов 18-1, 18-2 ИЛИ, входы которых соединены соответственно с выходами дешифратора 3 адреса. Выходы элементов 19-1 - 19-8 ИЛИ соединены с информационными выходами устройства, а их входы -15 2 Ю 25 зю З 5 4 Ю 45 5 ю соответственно с одноименными разрядными выходами регистра 16 сдвига, которыми являются выходы...

Номер патента: 743035

Опубликовано: 25.06.1980

Авторы: Николаев, Соколов

МПК: G11C 17/00

Метки: запоминающее

...шины которого подключенык адресным шинам микросхемы 1 ОЗУчерез дешифратор Э адреса, информационные шины устройства 2 соединены через элемент 4 И с входными информФционными шинами, а через элемент 5 Ис выходными информационными шинамимикросхемы 1 ОЗУ управляющие входы 8 4элементов 4 и 5 И соединены через блок 6 управления с управляющими шинами микросхемы 1 ОЗУ. Входы дешифраторов 3 адреса всех микросхем 1 03 подключены параллельно к.выходам регистра 7 адреса, входы которого подключены к адресным входам 8 запоминающего устройства. Входы блоков 6 управления всех микросхем 1 ОЗУ соединены с управляюшим входом 9. Информационные входы 10 запоминающего устройства подключены ко входам элементов 4 И соответствующих микросхем 1 ОЗУ, а...