Преобразователь двоично-десятичного кода в двоичный

) Заявит ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНО-ДЕСЯТИЧНОГО КОДА В ДВОИЧНЫЙ эо И бретение относится к автомати.ке и цифровой технике и может бытьиспользовано при построении преобра-,зователей в вычислительных устройствах и устройствах обработки данных.Известен преобразователь двоичнодесятичного кода в двоичный код, содержащий шесть цетырехразрядных сумматоров, расположенных в шесть ярусов 1 .Недостаток этого преобразователясостоит в большом количестве аппаратуры и низком быстродействии.Наиболее близким решением даннойзадачи по технической сущности исхемному построению является преобразователь двоицно-десятичногокода в двоичный, содержащий четырецетырехразрядных сумматора, составляющих четыре яруса и элемент ИЛИ 2Недостаток известного преобразова.теля состоит в относительно низкомбысгродействии, связанным с большим количеством ярусов,2Цель изобретения - повышениебыстродействия преобразователя.Поставленная цель достигаетсятем, цто в преобразователь двоичнодесятичного кода в двоичный, содержа %щий четыре четырехразрядных сумматора, причем вход первого разряда пре-образователя соединен с выходом первого разряда преобразователя, входы Овторого и третьего разрядов преобразователя соединены соответственно спервыми входами первого и второгоразрядов первого цетырехразрядногосумматора, входы пятого, шестого и 5восьмого разрядов преобразователясоединены с вторыми Ьходами соответ,ственно первого и второго разрядови яервым входом четвертого разрядапервого четырехразрядного сумматора, выход первого разряда первого четы рехразрядного сумматора: являет,ся выходом второго разряда пре. обраэователя, выходы второго, третьего и четвертого разрядов40 1 Табли ца 1 Входная шинадля числа 5 6 7 8 9 10 11 12 Нисло 1 5 1245 1891999 1 1 0 1 0 0 0 0 0 1 00 1 1 3 93031первого чвтырехразрядного сумматора соединены соответственно с первыми входами первого, второго итретьего разрядов второго четырехразрядного сумматора, выходы первого,второго и третьего разрядов которогоявляются соответственно выходамитретьего, четвертого и пятого разрядов преобразователя, выходы первого, второго, третьего и четвертого 10разрядов третьего четырехразрядного сумматора являются соответственно выходами седьмого, восьмого, девятого и десятого разрядов преобразователя, вход девятого разряда преоб-. 15разователя соединен с первым входомпервого разряда четвертого четырехразрядного сумматора и вторым входом первого разряда второго четырехразрядного сумматора, введен пятыйчетырехразрядный сумматор, первыевходы первого, второго, третьего ичетвертого разрядов которого соединены соответственно с входами пятого, шестого, седьмого и восьмого 2разрядов преобразователя, вторыевходы первого, второго и третьегоразрядов пятого четырехразрядногосумматора соединены соответственнос входами десятого, одиннадцатого идвенадцатого разрядов преобразователя, вход девятого разряда преоб-разователя соединен с первым входомчетвертого разряда второго четырехразрядного сумматора, выход четвертого разряда которого является выходом шестого разряда преобразователя,а выход переноса соединен с входомпереноса третьего четырехраэрядногосумматора, первые входы первого,второго, третьего и четвертого разрядов которого соединены с выходамисоответствующих разрядов четвертого1 четырехраэрядного сумматора, первые входы второго, третьего и четвертого разрядов которого соединены соотвественно с входами десятого, одиннадцатого и двенадцатого разрядов преобразователя, а вторые входы первого, второго и третьего разрядов четвертого четырехразрядного сумматора соединены соответственно с входами десятого, одиннадцатого и двенадцатого разрядов преобразователя, выходы первого, второго, третьего и четвертого разрядов пятого четырехразрядного сумматора соединены соответственно со вторыми входами второго, третьего и четвертого разрядов второго четырехразрядного сумматора и вторым входом первого разряда третьего четырехразрядного сумматора, входы четвертого и седьмого разрядов преобразователя соединены соответственно с первым и вторым входами третьего разряда первого четырехразрядного сумматора, вход логического нуля соединен со входами переноса первого, второго, четвертого и пятого четырехразрядных сумматоров, со вторыми входами четвертого разряда первого, третьего, четвертого и пятого четырехразрядных сумматоров и со вторыми входами второго и третьего разрядов третьего четырехразрядного сумматора.На чертеже приведена блок-схема предлагаемого преобразователя.Информация, подлежащая преобразованию, поступает на преобразователь через входы 1"12, выходной код образуется на выходах 13-22. Преобразователь содержит четырехраэрядные сумматоры 23-27.В табл.1"3 показано функционирование устройства. 0 0 0 0 О О 0 1 О 0 1 0 О О 1 О О О О 0 1 1 О О930313 Таблица 2 Сумматор Р Л В 1 А 2 В 2 АЗ ВЗ А 4 В 4 Входы для числа 0 0 0 1 1 0 0 0 1 0 0 О 0 0 0 0 0 0 0 1 Продолкение табл. 2 1 Сумматор Входы для числа Р А 1 В 1 А 2 В 2 АЗ ВЗ А 4 В 4 Р А В 1 0 0 1 0 0 0 0 0 999 0О 0щщЩе-ще щеЩЩ.Щ-.С" о апкение табл. 2 а Ф Фтв аеюеФЮавЙо д Сумматор А 2 В 2 АЗ: ВЗ А 4 Р А 1 В 1 А 2, В 2 Входы для числа 0 О оо оО 0О О 0 0 ,00 0 0 1 1 1 3 Грощолаение та 6 л; 1 Сумматор 27Р А В. Аг В 2 АЗ ВЗ А 4 В 4 АЗ ВЗ А 4 В 4 Входы для числа Число 15 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 0 0 0 1 00 О 00 О 1 0 1 О 245 891 999 1 0 1 1 1 1 , 1 0 0 1 0 1 0 Число 15 О 245 0 891 О 999 0930313 1 Табли ца 3 Выходная шинадля числа 13 1 М 17 18 20 21 22 О О Число 15 1 О О 1 1 1 1 О 1 О О О О О 2 ч 5 1 891 999 1О 1 1 1 1 20 25 З 0 35 40 45 50 Табл.3 содержит двоичные коды,образовавшиеся на выходных шинах1322. Первая строка соответствует числу 15, вторая - 2 ч 5, третья891, четвертая - 999Быстродействие преобразователяувеличилось в два раза по сравнениюс известнымПрименение данного преобразователя кода позволит увеличитьскорость. ввода данных в ЭВМ, чтоувеличит быстродействие обработки.информации в целом,Формула изобретенияПреобразователь двоично-десятичного кода в двоичный, содержащий четыре . четырехраэрядных сумматора, причем вход первого разряда преобразователя соединен с выходом первого разряда преобразователя, входы второго и третьего разрядов преобразователя Соединены соответственно с первыми входами первого и второго разрядов первого. четырехразрядного сумматора, входы пятого, шестого и восьмого разрядов преобразователя соединены с вторыми входами соответственно первого, второго разрядов и первым входом четвертого разряда первого четырехразрядного сумматора, выход первого разряда первого четырехразрядного сумматора является выходом второго разряда преобразователя, выходы второго, третьего и четвертого разрядов первого четырехраэрядного сумматора соединены соответственно с первыми входамипервого, второго и третьего разрядов второго четырехразрядного сумматора, выходы первого, второго и третьего разрядов которого являются соответственно выходами третьего, четвертого и пятого разрядов преобразователя, выходы первого, второго, третьего и четвертого разрядов третьегочетырехразрядного сумматора являютсясоответственно выходами седьмого,восьмого, девятого и десятого разрядов преобразователя, вход девятогоразряда преобразователя соединен спервым входом первого разрядачетвертого четырехразрядного сумматора и вторым входою первого разряда второго четырехразрядного сумматора, о т л и ч а ю щ и Й с ятем, что, с целью повышения быстродействия преобразования, в него вве. ден пятый четырехразрядный сумматор, первые входы первого, второго,третьего и четвертого разрядов которого соединены соответственно свходами пятого, шестого, седьмогои восьмого разрядов преобразователя, вторые входы первого, второгои третьего разрядов пятого четырехразрядного сумматора соединены соответственно с входами десятого,одиннадцатого и двенадцатого разрядов преобразователя, вход девятого. разряда преобразователя соединенс первым входом четвертого. разрядавторого четырехразрядного сумматора,выход четвертого разряда которогоявляется выходом шестого разрядапреобразователя, а выход переносасоединен с входом переноса третьегочетырехразрядного сумматора, первыевходы первого, второго, третьего ичетвертого разрядов которого соединены с выходами соответствующих разря.дов четвертого четырехразрядного55 сумматора, первые входы второго, третьего и четвертого разрядов которого соединены соответственно с входами десятого, одиннадцато.)Патент", г. Ужгород, уй ктная, 4 го и двенадцатого разрядов преобразователя, а вторые входы первого, второго и третьего разрядовчетвертого четырехразрядного сумматора соединены соответственно с входами десятого, одиннадцатого и двенадцатого Разрядов преобразователя, выходы первого, второго, третьего ичетвертого разрядов пятого четырехраэрядного сумматора соединены соот Еветственно со вторыми входами второ.го, третьего и четвертого разрядоввторого четырехраэрядного сумматораи вторым входом первого разрядатретьего четырехраэрядного сумматора, 1входы четвертого и седьмого разрядовпреобразователя соединены соответственно с первым и вторым входами 3 10третьего разряда первого четырехраз"рядного сумматора, вход логическогонуля соединен са входами переносапервого, второго, четвертого и пятого четырехраэрядних сумматоров, совторыми входами четвертого разрядапеового, третьего, четвертого и пятого четырехразрядных сумматоров исо вторыми входами второго и третьего разрядов третьего четырехразрядного сумматора.ИстОчники информации,принятые во. внимание при экспертизе1. Иатент США М 3705299,кл. 235-155, опублик. 19732. Авторское свидетельство СССРпо заявке Н) 2128517/21,кл. 6 06 Г 5/02, 23.02.79 (прототип),