Преобразователь двоичного кода в двоично-десятичный

Союз СоветскикСоциапистическюРеспублик ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(22) Заявлено 20.10.80 (21) 3232281/18-24 с присоелинением заявки,% Ъоудоротееювй комитет СССР ао юам взебоетениЯ н отерцтиЯ(7) Заявнтел 4) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА В ДВОИЧНО-ДЕСЯТИЧНЫЙ 1Изобретение относится к автоматике и цифровой вычислительной технике и может быть использовано при построении двоично-десятичных преобразователей в системах автоматического управления5 при контроле производственных процессов и для измерений при испытаниях аппаратуры.Известен преобразователь двоичного кода в двоично-десятичный, содержаший 1 о каскады суммирующих блоков и элементы И-НЕ, выходы суммирующих блоков каждого каскада соединеньп с входами суммирутоших блоков соседнего старшего каскада, а Входы суммирующих блоков 15 младшего каскада являкттся информапионными входами преобразователи Ц 1.Недостаток известного преобразователя состоит в сложности схемы, что выражается в том, чго преобразователь не до- о пускает наращивания или уменьшения разрядности путем подсоединения (отсоединения) каскадов. При необходнмосги изменения разрядности, например, с пельто получения более высокой разрядности,всякий раз требуется новая схема,сиными связями, Этот недостаток наиболярко проявляется тогда, когда в системиспользуется значительное количествопреобразователей и при атом с разнымикоэффициентами масштабирования 2. Другим недостатком известного преобразователя является отсутствие входа управления масштабированием, так как известный преобразователь предназначен для перевода чисел единиц, изображенных в двоичном ходе, в то же число, единиц, изображенных в двоично-десятич ном коде. Наиболее близким решением по технической сушности и схемному построенито к предлагаемому является преобразователь двоичного кода в двоично-десятичный, содержатций последовательно соединенные каскады, каждый из которых содержит десять сумматоров и коммутатор.200 4 5 10 15 20 25 Рассмотрев операцию вычитания длявсех сумматоров ряда, можно заключить,что на выходе 14 одногс из десяти сумматоров содержится логический нуль прилогической единице на остальных, Логический нуль содержится на том сумматоре 10, на входе 11 которого код меньше 35цены М единицы. Номер, присвоенныйсумматору 10, у которого имеется ло -гический нуль, и число вычитаний илизначащая цифра каскада совпадвкт, Положение логического нуля на входах 7 40шифратора 6 однозначно определяет код фцифры на выходе 5 шифратора 6, которыйзатем поступает на управляющий вход8 коммутатора 9, что определяет выборку входа 2 11 и подключение его к 45выходу 4 коммутатора и каскада 1 вцелом, Остаток на выходе 4 подаетсяна вход 2 следующего младшего каскада преобразователя для соответствующего анализа кода, поступившего на его 5 О 55 3 957Кроме того, каждый каскад известногопреобразователя содержит логическийблок определения крайней единицы (,23Недосгаток данного преобразователясостоит в сравнительно большом объемеаппаратуры и низкой надежности,Цель изобрегения - упрощение преобразователя и повышение его надежности.Поставленная цель достигается тем,что преобразователь двоичного кода вдвоично-десягичный, содержащий и каскадов преобразования, где (и+1) - число десятичных разрядов, причем-й(1 =1-и ) каскад содержит коммутатор идесять сумматоров, первые входы которыхобъединены и являются входол упрввле -ния масштабированием 1 -го разрядапреобразователя, выход коммутатора1 -го каскадв соединен с вторым входомпервого сумматора (1+1)-го каскада,разрядные выходы сумматоров с первогопо девятый соединены соответственно с .информационными входами коммутатора,второй вход первого сумматора первогокаскада является информационным входом преобразователя, вход переноса сумматора 1 -го каскада со дичен с входомлогического нуля преобразователя, 1-йкаскад преобразования содержит шифратор, выход которого является выходом1 -го разряда преобразователя и соединен с управляющим входом коммутатора1 -го каскада, входы шифратора 1 -гокаскада соединены с выходами старшихразрядов соответствующих сумматоров1 -го каскада, разрядные выходы К -го(1 с=1-9) сумматора соединены с вторыми входами (К+1)-го сумматора, вторыевходы первого сумматора соединены сдесятым информационным входом коммутатора.На фиг. 1 приведена блок-схема преобразователя; на фиг, 2 - блок-схема соединений одного каскада преобразования,Устройство содержит каскад 1 преобразования, информационный вход 2 каскада, вход 3 управления масштабированием, выход 4 остатка каскада,информационные вл 1 ходы 5 каскада, шифратор 6, входы 7 шифратора 6, управляющие входы 8 колмутатора 9, сумматоры 10, - ,101, входы 11 и 12 суммато -ров, выходы 13 и 14 сумматоров, информационные входы 15 коммутатора 9,Увход 16 переноса сул;моторов и вход1 7 логического нуля преобразователя.Предлагаемое устройство содержитряд послсдовательно включенных каскадовпреобрвзовв 1 п 1 я (сл. фиг. 1). Каскад содержит десять сУмматоров 10 в ряде (рвзряде) включенных последовательно и пронумерованных от входа в порядке последовательного включения СО-С 9, один шифратор 6, входы 7 которого пролыркированы в порядке возрастания также СО-С 9, один коммутатор 9, входы 15 которого промаркироввны также СОС 9, Входы 12 сумматоров 10 ряда объединены, образуя разряд входа 3 управления масштабированием, выходы 14 старшего разряда сумматоров соединены с входами 7 шифратора 6 в порядке одноименной маркировки, входы 15 комлутатора 9 подсоединены к входам 11 сумматоров 10 в порядке маркировки, управляющие входы 8 коммутаторе 9 подсоединены к выходам 5 шифратора.При преобразовании кода, поступившего на вход 2 каскада (см. фиг. 2), нв вход 3 должен быть подан двоичный код) являющийся дополнительным кодом цены единицы каскада, Б атом случае каждый сумматор 10 каскада будет осуществлять операцию вычитания из кода, поданного на вход 2, числа М, соответствующего црне единицы цифирь . вход. Выход последнсго младшего каскада не используется, Код информации нв нем является погрешностью преобразователя, который всегда меньше цены единицы самого младшего каскада.В качестве примера показан преобразователь двоичного кода и двоично-десятичный код градусов, минут, секунд на 24 двоичных разряда.957200 преобразователя путем набора необходи- мого числа модулей, осуществить многоканальный преобразователь, илеть высокую динамическую точность преобразова ния, так квк нет ограничений нв числО. или разрядность, в которых отобрвжвкфт ся динамические параметры преобразования, упростить внешние связи преобразователя с источником инфорлвцин, твк кк 1 О преобразователь не требует внешних тактирующих импульсов, получить экономический эффект зв счет унификации прс об-рвзоввтеля данного типа. 6 058 43 8 155 59 0 1 Г Сотен градусов 33 017 сятков градус 302 Единиц градус нут 384 7 еся 8 220 388 8 388 54 8 388 60 65 Десятков сек секунд Формула изобретенияПреобразователь двоичного кода в двоично-десятичный, содержащий о каскадов преобразования, где (и+1) .- число десятичных разрядов, причем 1-й (1=1-и) каскад содержит коммутатор и десять сумматоров, первые входы которых обье46 динены и являкгся входом управления масштабированием 1 -го разряда преоб-. разователя, выход коммутатора 1 -го каскада соединен с вторым входом первого суМматора (1+1)-го каскада, раз рядные выходы сумматоров с первого по девятый соединены соответственно с информационными входами коммутатора, второй вход первого сумматора первого каскада является информационным входом преобразователя, вход переноса сумматора 1 -го каскада соединен с входом логического нуля преобразов:1 теля, о т л и ч а - ю щ и й с я тем, что, с целью упроще- т ервонДанные преобразователя для 24-х разрядного кода; число единиц в пределе угла 2 л=8388608 ед, число единиц в угле, одна секунда равна С = 6, 472691358 6 ед. сведены в таблицу.Быстродействие преобразователя, показанного в примере, определяется сорока тремя сумматорами и соотвегствует углу 359 5959". Для современных . сумматоров это быстродействие оценивается 743 мкс;Использование изобретения позволяет реализовать наперед заданную точность ния преобразователя и повышения егонадежности, в нем 1-й каскад преобразования содержит шифратор, выход которого является выходом 1-го разрядапреобразователя и соединен с управляющим входом комлутатора 1 -го каскадавходы шифратора -го каскада соединены с выходами старших разрядов соответствуюших сумматоров 1-го каскада,разрядные выходы К-го (К=1-9) суммтора соединены с вторыми входами(К+1)-го сумматора, вторые входы пго сумматора соединены с десятым иформационным входол коммутатора,Источники .информации,принятые во внимание при экспертизе1, Авторское свидетельство СССР% 691844, кл. 6 06 Р 5/02, 1977.2. Авторское свидетельство СССРпо заявке % 2766118/18-24,кп. б 06 Е 5/02, 1979,(прототип).аа С 599/37 Тир%к 731 Подписное ВНИИПИ государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская набд, 4/5 Филиал ППП "Патент", г, Ужгород, ул, Проектная, 4