Преобразователь двоичного кода в двоично-десятичный

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз СоветскихСоциалистическихРеспублик К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(61) Дополнительное к авт. свид-ву(22) Заявлено .15.01.81 (21) 3268672/18-24 РМ К з с присоединением заявки М -6 06 Г 5/02 Государственный комитет СССР по делам изобретений н открытийОпубликовано 23.09,82.Бюллетень Йо 35 Дата опубликования описания 23. 09. 82,Н. Николаев 1) Заявите 54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА В ДВОИЧНДЕСЯТИЧНЫЙке Изобретение относится к автоматии цифровой вычислительной технике и может быть использовано при построении двоично-десятичных преобразователей в вычислительных машинах и .цифровых системах контроля и управ-. ления, ФИзвестен преобразователь двоичного кода в двоично-десятичный, содержащий сдвиговый регистр, дешифратор коррекции и блок коммутации 1.Недостаток известного устройства состоит в низком быстродействииНаиболее близким к предлагаемому по технической сущности и схемному .построению является преобразователь двоичного кода в двоично-десятичный, состоящий иэ последовательно соединенных преобразователей веса разрядов двоичного числа с повышением веса основания в десять раз и выводом четырех мЛадших разрядов двоично-десятичного числа с основанием, численно равным двоично-десятичномуэквиваленту. Каждый преобразователь веса разрядов двоичного числа. состоит из последовательно соединенных блоков, содержащйх четырехразрядные ,сумматоры и схемы сравнения (2 1. 1Недостаток данного преобраэовате ля состоит в аппаратурной избыточности.Целью изобретения является упрощение преобразователя с сохранением его быстродействия.Поставленная цель достигается тем, что в преобразователе двоичного кода в двоично-десятичный, содержащем и бпоков -преобразования весов разрядов (где и + 1 - число десятичных разрядов выходного кода), выход младшего разряда входного кода преобразователя являетсявыходом млад- щего двоично-десятичного разряда младшего десятичного разрядавыходного кода преобразователя, каждый блок преобразования весов разрядов содержит умножитель на 1,5, уьаожитель на 16/И и четырехразрядный преобразователь двоичного кода в двоично-десятичный, входы которого соединены с разрядными выходами четырех младших разрядов умножителя на 16/15, входы которого соединены с .выходами умножителя на 1,5, разрядные входы преобразователя, исключая младший, соединены.с соответствующими входами умножителя на 1,5 первого блока преобразования весов разрядов,выходы четырехразрядного преобразо,вателя двоичного кода в двоично-десятичный -го= 1 в , и) блока преобразователя весов разрядов являются тремя старшими двоично-десятичными разрядами 1-го десятичного разряда 5 выхода преобразователя, выход пятого разряда умножителя на 16/15 1-го блока преобразования весов разрядов является выходом младшего двоичнодесятичного разряда ( + 1) десятич ного разряда преобразователя, выходы остальных старших разрядов умное1 жителя на 16/15 .-го ( ж 1 ": и - 1) блока преобразования весов разрядов соединены со входами умножителя на 15 1,5 ( + 1)-го блока преобразования весов разрядов, выходы старших раз.рядов умножителя на 16/15 и-го блока преобразования весов разрядов являются двоично-десятичными выхо дами (п + 1)-го десятичного разряда преобразователяПри этом в преобразователе умно- житель иа 16/15 содеРжит К425 четырехразрядных сумматоров (где Р - число входов умножителя на 16/15) и (К) элемент задержки, через которые выход переноса д-го (д = 1 -; 1 - 1) четырехразрядного сумматора соединен с входом переноса (д + 1)-го четырехразрядного сумматора, первая группа информационных входов всех четврехраэрядных сумматоров является входами умножителя на 16/15, вторая группа информационных входов д-го четырехраэрядного сумматора соединена с выходами соответствующих разрядов (д + + 1)-го четырехразрядного сумматора, вход переноса первого четырехраэряд ного сумматора и вторая группа информационных входов К-го четырех- разрядного сумматора соединены с входом логического нуля преобразователя, выход старшего разряда перво го четырехразрядного сумматора является выходом младшего разряда умно- жителя на 16/15, выходы всех четырехразрядных сумматоров являются выходами соответствующих разрядов (начиная со второго) умножителя на 16/15.Кроме того, в преобразователе че 5 тирехразрядный преобразователь двоич ого кода в двоично-десятичный выполнен на четырехраэрядном сумматоре, вход переноса которого является входом младшего разряда четырехразрядного преобразователя двоичного кода в двоично-десятичный, первые входы второго, третьего.и четвертого раз рядов четырехразрядного сумматора являются входами соответствующих разрядов четйрехраэрядного преобразователя двоичного кода в двоично-десятичный код, первый и второй вхбды 65 первого разряда четырехразрядного сумматора соединены соответственно с входами второго и третьего разрядов четырехразрядного преобразователя двоичного кода в двоично-десятичный, второй вход .второго разря-. да четырехразрядного сумматора соединен с первым входом четвертого разряда, вторые входы треТьего и четвертого разрядов четырехразрядного сумматора соединены с входом логического нуля преобразователя, выходы третьего и четвертого разрядов и выход переноса четырехразрядного сумматора являются выходами соответствующих разрядов четырехразрядного преобразователя двоичного кода в двоично-десятичный.На фиг.1 приведена блок-схема предлагаемого преобразователя двоичного кода в двоично-десятичный; на фиг,2 - блок-схема преобразователя веса разрядов двоичного кода; на фиг.З - принципиальная схема преобразователя веса восьми разрядов двоичного кодаПреобразователь двоичного кода в двоично-десятичный состоит из последовательно соединенных блоков 1 преобразователей веса разрядов двоичного кода. Входной код, подлежащий преобразованию, поступает на информационные входы 2 умножителя 3первого блока преобразователя весаразрядов двоичного кода. Каждыйблок 1 преобразователей веса разрядов двоичного кода состоит (фиг.2)из последовательно соединенных умножителя 3 в 1,5 раза, умножителя 4в 16/15 раза и четырехраэрядногопреобразователя 5 кода в двоичнодесятичный код. Оба умножителя 3и 4 и преобразователь 5 выполняютдся на четырехразрядных сумматорахи могут быть по своим входам расширены до заданного числа разрядов.Умножитель 3 в 1,5 раза состоит изпоследовательно соединенных четырехразрядных сумматоров (фиг.З,микросхемы 01 и 02), На самый младший вход сумматора заводится постоянно единица. Умножитель 4 в 16/15раза состоит из последовательно соединенных четырехразрядных суммато-ров и элементов задержки, Четырехразрядный преобразователь 5 кода выполнен на базе четырехразрядного сумматора (фиг.З в ,микросхема 05).Устройство работает следующим образом,Все разряды преобразуемого кода,за исключением самого младшего, заводятся на соответствующие входы умножителя 3, выходы умножителя 3 заводятся на соответствующие входыумножителя 4. Последовательное умножение в 1,5 и 16/15 раза позволяетпонизить вес каждого разряда кодана выходе умножителя 4 в 1,6 раза, т.е. все разряды, начйная с четвертого и выше, представляют собой двоичное число с основанием 10 Ъо, где - основание двоичного преобразуемого кода, а четыре младших разряда содержат. в себе сумму единиц всего преобразуемого кода (четвертый разряд. содержит также 10 Ьо). Повторяя операции умножения над четвертым и выше разрядами с выходов умножителя 4, получают на выхо де сумму десятков всего преобразуемого кода и двоичное число сотен и т.д. Три разряда двоично-десятичного числа единиц, десятков, сотен и т.д. снимаются с выходов четырех- разрядного преобразователя:5 кода в-каждом блоке 1 преобразователя . веса разрядов кода,самый младший разряд проходит непосредственно на выход. Для соответствующего 1-го блока 1 преобразователя веса разрядов потребуется Р; микросхем-сумматоров4 )"2+ 1, (1) :где в- округляемое в сторону уве. и;личения целое число; ; - количество разрядов преобразуемого двоичного числа, поступающего на данный преобразователь. Общее количество микросхем в устройстве определяется выражениеме=1:Р;,(2)Так, например, для преобразователя 18-раэрядного двоичного кода в двоично-десятичный потребуется 39 микросхем, т.е. в 2,26 раза меньше, чем в известном устройстве.и все они будут однотипные - четырехраэрядные сумматоры, чем достигается большая степень унификации применяемых микросхем. Снизится также мощность, потребляемая от источника питания. ри дальнейшем увеличении числа пребразуемых разрядов, выигрыш в уменьении числа используемых микросхем увеличивается.Формула изобретения1. Преобразователь двоичного кода в двоично-десятичный, содержащий и блоков преобразования весов разрядов (где и + 1 - число десятичных разрядов выходного кода), выход младшего разряда входного кода преобразователя является выходом младшего двоично-десятичного разряда младшего десятичного разряда выходного кода преобразователя, о т л и ч а ю - щ и й с я тем, что, с целью упрощения преобразователя, в нем каждый блок преобразования весов разрядов15 202545 содержит,умножитель на 1,5, умножитель на 16/15 и четырехразрядный преобразователь двоичного кода в двоично-десятичный, входы которого,соединены с разрядными выходами четырех младших разрядов умножителя на 16/15, входы которого соединены с выходами умножителя на 1,5 разрядные входы преобразователя, исключая младший, соединены с соответствующими входами умножителя на 1,5первого блока преобразования весовразрядов, выходи четырехразрядногопреобразователя двоичного кода вдвоично-десятичный 1-го ( = 1 в : о)блока преобразователя весов разрядов являются тремя старшими двоично-десятичными разрядами -го десятичного разряда выхода преобразователя, выход пятого разряда умножителя на 16/15 .-го блока преобразования весов разрядов является выходом младшего двоично-десятичногоразряда ( + 1) десятичного разрядапреобразователя, выходи остальных старших разрядов умножителя на 16/15 З-го (З = 1 в ; о - 1) блока преобразования весов разрядов соединены с входами умножителя на 1,5+ 1)-гоблока преобразования весов разрядов,выходы старших разрядов умножителя на 16/15 и-гО блока преобразования весов разрядов являются двоично-десятичными выходами (и + 1)-го десятич)ного разряда преобразователя.2. Преобразователь по п. 1, о тл и ч а ю щ и й с я тем, что в немумножитель на 16/15 содержит К =1 Р 114четырехразрядных сумматоров (где Р - число входов умножителя на 16/15) и (1 - 1) элемент задержки, через котооые выход переноса д-го (д = 1, - ;1)четырехразрядного сумматора соединен с входом переноса (д + + 1)-го четырехразрядного сумматора, перваягруппа информационных входов всех четырехразрядных сумматоров является входами умножителя на 16/15, вторая группа информационных входов д-го четырехразрядного сумматора 50 соединена с выходами соответствующих.разрядов (д + 1)-го четырехразрядного сумматора, вход переноса первого четырехразрядного сумматора и вторая группа информационных входов к-го55 четырехразрядного сумматора соединены с входом логического нуля преобразователя, выход старшего разрядапервого четырехраэрядного сумматораявляется .выходом младшего разрядаумножителя на 16/15, выходы всехчетырехразрядных сумматоров являются выходами соответствующих разрядов7 9 б 0794 л - разряд Д 5 оачна- десяпйчноВцисю соснабрниЕм ЮЯ Фиг в нем четырехразрядный преобразователь двоичного кода в двоично-десятичный выполнен на четырехразрядном сумматоре, вход переноса которого является входом младшего разряда четырехраэрядного преобразователя двоичного кода в двоично десятичный, первые входы второго, третьего и четвертого разрядов четырехраэрядного сумматора являются входами соответствующих разрядов четырехразряд ного преобразователя двоичного кода и двоично-десятичный код, первый и ЙТорой входы первого разряда четырехразрядного сумматора соединены соответственно с входами второго.и 15 ;третьего разрядов четырехраэрядного преобразователя двоичного кода в двончно-десятичный, второй вход второго ,разряда четырехрядного сумматора сое динен с первым входом четвертого разряда,вторые входы третьего и четвертогоразрядов четырехразрядного сумматора соединены с входом логическогонуля преобразователя, выходы третьего и четвертого разрядов и выходпереноса четырехразрядного суммато"ра являются выходами соответствующих разрядов четырехразрядного преобразователя двоичного кода в двоично-десятичный,Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР9 486314, кл. 6 06 Е 5/02, 1972.2, Хаим Битнер, Преобразовательдвоичного кода в двоично-десятичный на к 1 МОП ИС. - фЭлектроника",1979, 9 10, том. 52,фЬцчиое асю сосиобаныем Ф л; -ртряооо960794 уоувбмб - ц фую Составитель М. АршавскийРедактор А. Шишкина ТехредЕ.Харитончик Корректор Е,Рошк Подиснокомитета СССРи открытийкая наб.,д. 4/5 Тираж 731НИИПИ Государственногопо делам иэобретений35, Москва, Ж, Рдуш акаэ 7282/5 ал ППП тент", г. Ужгород, ул, Проектная, 4