Преобразователь двоичного кода угла в двоично-десятично шестидесятиричный код градусов, минут, секунд

Сфез СоветскихСоциалистичесннхРеспублик ОПИСАНИЕИЗОБРЕТЕИИЯК АВТОРСКОМУ СВИДЕТИЗЬСТВУ. оц 960791(22) Заявлено .040180 (2) 2864136/18-24: И 1 МКп.з 6 06 Р,5/02 с присоединением заявки йоГосударствеииый коиитет СССР по делам. зобретейий и открытий(72) Авторыизобретения В,И.Война, Ю,М.Сикорский и М,Ф.Я 4) чРеовмзовАткль двоичногоДЕСЯТИЧНО-ШЕСТИДЕСЯТИРИЧНЫЯыИНУТ СЕКУНД ГЖ В ДВОИЧНОГРАДУОВ;2 Изобретение относится к автомати го счетчика с выводами счетных входов кеи вычислительной технике и может, вСех разрядов.быть, использовано при построении. Целью изобретениЕ является повнпреобраэователей кодов. .щенке быстродействия, расвщрениеИзвестен поеобразователь двоич-: . видов двойчно-десятнчного кодиррваного угла в код градусов, минут, . ния и номенклатуры.тетрад и триад секунд, содержащий генератор нь- . выходйого счетчика. пульсов, двоичный счетчиК, двоично-Поставленнаяцель, достигается десятичные счетчики, блоки.коррек-о тем, что в преобразователь двоичного ции, элементы и: 1). , . : . . кода угла в дзоично-.десятйчно.-шести-,Йедостаткн известного устройства десятиричный код градусов, минут и ;состоят:.в нйзком быстродействии и ; секунд, содержащий. счетчик выходного низкой надежности. . :. , кода, состоящий из декад, генераторвмпульсов, последовательно соединенныеНаиболее близким к изобретению, , :первый.и. второй раейределители йипульпо технической сущности и охемному : сов:, тактовые входы которых соединены построению является преобразователь . с,первым и вторым вЫходами геиеРа.двоичного кода угла .в двончно-деся , .тора. имнужсов соответственно, н тично-шестидесятиричный код граду+ 2 элемент И., выход которого соединен сов, минут, секунд, содержащий .счет:- . ;со.асодаФет еброса счетЧнка выходного чик выходного кода, состоящий изкода,.:.первый вход элемента И.соединен тетрад и триад, последовательно сое. :свыходом старщего разряда второго диненные генератор тактовых импуль-. ,:распределителя импульсов, а второй сов, первый и второй распредели- вход элемента И является входом син. тели импульсов и группу мультиплек хронизации преобразователя, первую серов, и элемент И 2. .: , и вторую группы мультиплексеров, вы-Недостатки известного преобразо-ходы кобРых соединены с первыми ивателя состоят в относительно низком. вторымн счетными входами соответбыстродействии и необходимости ис- .:ствуащнх декад счетчика выходного ,пользования тетрады и сриады выходно- ЗО,кода, выходы которого являются выхо:игналы управлениязаписью информациив разряды вых,счетчика960791 21 22 Продолжение табл. 5 Логические единицы последовательностей Т и К 1 1 Т 1 Т 2 Выходройразряд Десятичныйэквива- дент Сигналы управлениязаписью информациив разряды вых.счетчика К 1 1) К 1 1) 1 23 45 6 78 12 34567 8 Х 11 (11 11) гч г, 18) 5 П 5 12 2 Х 4 2 2 1 1 2 2 Х 8г)В)п 1(9) И) Х).Х 5ггп Х.) 100 О ф МиниМинимальное из возможных значений соответств его деэквивалента.ичного Формула изобретения 45 Преобразователь двоичного кода угла в двоично-десятично-шестидесятиричный код градусов, минут, секунд, содержащий счетчик выходного кола,состоящий из декад, генератор импуль- . 5 О сов, последовательно соединенные первый и второй распределители импульсов, тактовые входы которых соединены с первым и вторым выходами генератора импульсов соответственно,и элемент И, выход которого соединен со входами сброса счетчика выходного кода, первый вход элемента И соединен с выходом старшего разряда второго распределителя импульсов, а второй вход элемента И является входом синхронизации преобразователя, первую и вторую группы мультиплексеров, выходы которых соединены с первыми и вторыми счетными входами соответствующих декад счетчика вы-. ходного кода, выходы которого являются выходами преобразователя, первая группа входов мультиплексеров первой и второй групп соединена с группой информационных входов преобразователя, вторая и третья группы входов мультиплексеров первой и второй групп соединены с выходами первого и второго распределителей импульсов соответственно, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия, в него введены сумматор по модулю два, дешифратор, шифратор эталонных кодов, группа триггеров переполнения и группа элементов дифференцирования, причем четвертые и пятые группы входов мультиплексеров обоих групп сОединены с выходами дешифратора и шифратора эталонных кодов соответственно, выход старшего разряда каждой декады счетчика выходного кода соелинен с управляющимЖ-входом соответствующего триггерапереполнения группы, к-вход которогоооедииен с соответствующим выходомпервого распределителя импульсов,а выход 1.-го триггера переполне-.ния группы (1 й 1 - (п), где и - 5число декад счетчика выходного кода) - .со:входом (1+1) -ого мультиплексера первой группы,. инверсныйвыход второго разряда каадой декады счетчика-выходного кода соединен Щ,через элемент дифференцирования группы с управляющим входом соответствующего мультиплексера второй группы,входы дешифратора соединены с выходами сумматорапо модулю два, первая 5группа входов которого соединенасо старшими разрядами группы информационных входов преобразователя,вторая группа входов сумматора помодулю два соединена с мпащаими разрядами группы выходов первого распределителя импульсов, старшие разрядыгруппы выходов которого. соединенысо входами шифратора эталонных кодов,синхровход сумматора по модулю два,соединен,с выходом младшего разрядавторого. распределителя импульсов.. Источники. информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР9 400891, кл, С 06 Р:5/02, .1970.Ха ор А.Иишкина каз 7 сн д. 4/5 Филиал ЧГП "Патент", г,. Ужгород, ул. Проектная, 4 к 9 ф Ф 3 58ВНИИХИ Гос по делам и 113035, Мо Тираж,731 Подарственного комитета СССРобретений и открытийква, Ж, Раушская наб.,дами преобразователя, первая группавходов мультиплексеров первой ивторой групп соединена с группойинформацйонных входов преобразователя, вторая и третья группы входовмультиплексеров первой и второй групп 5соединены с выходами первого и второго распределителей импульсов соответственно, включены сумматор помодулю два, дешифратор, шифратор эталонных кодов, группа триггеров пе Ореполнения и группа элементов дифФеренцирования, причем четвертые ипятые группы входов мультиплексеров обоих групп соединены с выходами дешифратора и шифратора эталонных кодов соответственно, выходстаршего разряда каждой декады счетчика выходного кода соединен суправляющим Т-входом соотВетствующеготриггера переполнения группы, К-вход 20которого соединен с соответствующимвыходом первого распределителя импульсов, а выход 1-го триггера переполнения группы (1=1 - (п), где ичисло декад счетчика выходного ко. да ) соединен со входом (1 +1) - гомультиплексера первой группы, инверсный выход второго разряда каждой декады счетчика выходного кода соединен через элемент дифференцированиягруппы с управляющим входом соответствующего мультиплексера второй группы, входы дешифратора соединены свыходами сумматора по модулю два, первая группа входов которого соединенасо старшими разрядами группы информа ционных входов преобразователя, вторая группа входов сумматора по модулю два соединена с младшими разрядами группы выходов первого распределителя импульсов, старшие разряды 40группы выходов которого соединенысо входами шифратора эталонных кодов, синхровход сумматора по модулю два соединен с выходом мпадшегоразряда второго Распределителя импуль сов.На Фиг. 1 приведена блок-схемапредлагаемого преобразователя кодов;на фиг. 2 - временные диаграммы рабаты преобразователя,ПредЛагаемый преобразователь содер.жит генеоатор 1 импульсов, сумматор 2 по модулю два, первый и второйраспределители 3 и 4 импульсов,, первую и вторую группы 5 и б мультиплексеров, дешифратор 7, декады 8счетчика выходного кода, информационные входы 9 преобразователя, выходы 10 преобразователя, элемент И 11,шифратор 12 эталонных кодов, группу 13:;триггеров переполнения, вход 6014 синхронизации преобразователя,группу 15 элементов дифференцирования.На временной диаграмме (Фиг,2)отражены периодические последовательности парафазных тактовых импульсов на выходах генератора тактовыхимпульсов (й,й), периодическиепоследовательности импульсов К 111),К 1 (2) К 1 (8) на выходах первогораспределителя 3 импульсов, периодические последовательности эталонных посылок число-импульсногокода цифр четыре и восемь на выходах шифратора 12 К 4(1 ), К 4(2), К 4(3),К 8; периодические последовательности импульсов на выходах второгораспределителя 4 импульсов Т 1,Т 2,ТЗ,сигнал управления переносом на выхо-де триггеров переполнения УП 1, импульс переноса на выходе мультиплексера второй группы 111.Суммирование информации в разрядах счетчика выходного кода можетвестись без дополнительной коррекции результатов суммирования благодаря использованию одного из двухтипов число-импульсного кодирования: унитарного (одновесового с весом ф 1 ф) кодирования десятичныхцифр соответствующим количеством импульсов 1,2,39 в одной кодовойпосылке или двухвесового кодированиядесятичных цифр двумя кодовыми посылками, формируемыми на двух выходах с общим количеством импульсов.1,2,3,4,5 в обеих посылках.Унитарный код используется приналичии только одного внешнего вывода входа первого триггера декады,а. двухвесовой код - при наличиивнешних выводов первого и второготриггеров декады,Рассмотрим работу предлагаемогопреобразователя кодов при двухвесовом кодировании информации.Для кодирования цифр от 1. до 9в двухвесовом число-импульсном коде необходимо определенное количество кодовых посылок, приведенное в табл.1.Унитарный двухвесовый код уступает коду ф 8-4-2-1" по затратам времени на суммирование кодируемой информации с помощью счетчиков. Действительно, если для записи 15 единицинформации в коде "8-4-2-1" достаточно 4 такта, то для записи в десятичный разряд счетчика Ст 10 числа 9 необходимо 5 тактов, а в унитарном коде - 9 тактов.Однако преимущество использования унитарного и двухвесового кодирования по сравнению с четырехвесовым при суммировании кодов чисел вразрядах счетчика выходного кода заключается в том, что в этом случаене требуется дополнительная коррекция кода результата суммирования,записанного в этих разрядах. Этообеспечивается тем, что счетный входС 2 .второго триггера разряда, на который поступают кодовые посылки свесом ф 2", находится вне кольца обратной связи, исключающей шестьизбыточных состояний декады.Благодаря этому, при записи в декаду значения очеоедного слагаемогов двухвесовом коде исключена возможность получения любой иэ шести запрещенных комбинаций. В предлагаемом,преобразователе кодирование информации производится с помощью эталонных кодовых посылок десятичных цифр.,для Формирования которых введеншифратор 12 эталонных последовательностей.На выходах шифратора 12 Формируются периодические последовательностиэталонных кодовых посылок с периодомповторения,. равным Т(фиг.2),К 4(1), К 4(2), К 4(3) - для кодирования циФры 4; К 8 - для кодированияцифры 8.В качестве периодических uоследовательностей эталонных одноимпульсных кодовых посылок цифры 1, распределенных.на вход С 1 первого триггера декады, одноимпульсных кодовыхпосылок цифры 2, распределяемых навход С 2 второго триггера декады,в предлагаемом преобразователекодов используются периодически послдовательности импульсов К 1(1),К 1(2),К 1(7),К 1(8), Формируемыена выходах первого распределителя 3импульсов.Последовательности эталонных,кодовых посылок К 4(1) и К 8 распределяются на вход С 2 второго триггера декады счетчика при кодировании цифр 4и 8 во всех разрядах счетчика. Кодовые посылки цифр 3,5,7 и 9 распределяются на входы С 1 и С 2 первогои второго триггеров каждого разряда счетчика выходного кода.Одноименные кодовые посылки одноимпульсные К 1(1), К 1(2)К 1(8)и двухимпульсные К 4(1.), К 4(2), К 4(3)различаются только взаимным расположением импульсов в интервале времени Т, задаваемым вторым распределителем импульсов.Введение шифратора число-иьаульсного кода позволяет повысить эффективность использования тактов К(1)в каждом из интервалов времени Тис учетом межразрядных импульсов переноса.С помощью.мультиплексеров 5 и б,относящихся к первым и вторым триггерам разрядов счетчика выходногокода, производится уплотнение информации на счетных входах С 1 и С 2первого и второго триггеров каждогоразряда, поступающей с трех направлений, с выходов К 1(1) первого распределителя импульсов и шифратора12 К(1), с выходов Т второго распределителя импульсов; с информационного входа Хо преобразователя. Кроме того, на входы С 1 и С 2 первогси втооого триггеров каждого разряда поступают импульсы переноса П,из предыдущего триггера младшейразрядности.С помощью группы триггеров переполнения, включенных между соседними разрядамн выходного счетчика,производится разделение во времени операций записи информации10 в каждый из разрядов выходногосчетчика и записи межразрядных импульсов переноса, произвьдимойв наперед заданные моменты временипосредством использования первого:15 распределителя импульсов в качестве генератора синхроимпульсов.Рассмотрим работу предлагаемогопреобразователя кодов,Работа группы триггеров 13 переполнения основана на записи и хранении втечение интервала времени, не превышающего длительности периода Ти им-.пульсной последовательности К 1(1).импулъса переноса, возникающего на25 выходе младшего разряда счетчика Выходного кода после формирования вэтом разряде суммы кодов чисел,превышающей десять единиц. Состояние О =1 на выходе триггера,13 используется в качестве управляющегоЗ 0 сигнала УП 1 при Формировании сигнала переноса ПВ предлагаемом преобразователе .кодов импульсы переноса разрядов 0,1,110 выходного счетчика Формиру 35 ются синхронно с импульсами К 1(1),К 1(2), К 1(8) последовательностей,снимаемых с выходов первого распределителя 3 импульсов, одновре-менно использчемого в качестве фор 40 мнрователя синхроиьпульсов межразрядных.переносов П 1, П 2, ПЗ, П 4,П 5.В качестве примера рассмотрим какпроисходит формирование импульса пе. 45 реноса П 1 из разряда 0,1" в разряд 11счетчика выходного кода.Импульсы переноса П 1 из разряда 0,1 н в разряд 1", синхронные симпульсами последовательностч К 1(1),50 Формируются с помощью мультиплексера,связанного с первым триггером декадыединиц секунд, когда поступает сигнал УП 1 положительной полярностис выхода триггера 13 в положительныйимпульс последовательности К 1(1),После. окончания формирования синхронного импульса переноса П 1 триггер 13 устанавливается в исходноесостояние отрицательным Фронтом синхросигнала последовательности К 1(1),6 О Очевидно, что в случае отсутствияимпульса переполнения на выходемладшего разряда счетчика триггер 13продолжает находиться в нулевом состоянии, когда сигнал УП 1:0 и импульс65 переноса П 1 не формируется.В интервале времени между двумя одноименными синхроимцульсамк переноса, равном Т, количество единиц число-импульсного кода, суммируемого с кодом, ранее записанным в данном разряде, не должно превышать 10 и б единиц для десятичного и шестиричного разрядов, соответственно,Действительно, если. в десятичном разряде .Формируется сумма чисел 9+10, где 9 - максимальное значение числа, хранимого в декаде, то .на выходе декады при суммировании формируется один импульс переполнения, т.е. устанавливается состояние УП;=1), а в декаде вновь Фиксируется код числа 9.Введение синхронизаторов импульсов межраэрядных переносов позволяет производить суммирование кодов параллельно и одновременно во всех разрядах выходного счетчика. При этом на время формирования синхоодных импульсов переноса П 1,П 2,.,П 5 в предлагаемом преобразователе предусмотрен запрет поступления ко- дов суммкруемыя чисел в соответствующие разряды выходного счетчика.С учетом количества тактов преобразования, отведенных на синхронизацию импульсов межразрядных переносов, количество тактов преобразования при двухвесовом число-импульсном кодировании "2-1" сумкируемых кодовых посылок не превышает 60, при унитарном кодировании - не превыша-, ет 90Дальнейшее значительное уменьшение количества тактов преобразования, например в 3 раза (до 21 такта), в предлагаемом преобразователе кодов достигается тем, что в него введены вспомогательные накопительные сумматоры по модулю 2 - дешиф раторы сума состояний логических единиц входного кода двоичных разрядов, сгруппированных поразрядно, по разрядам 0,1"., 1"1 О,10 счетчика выходного кода по признаку объе-. динения равных слагаемых цифр соответствующих десятичных эквивалентов.Разряды, входного двоичного кода сгруппированы в 9 групп, показанных втабл.2. Необходимям условием для выделения групп двоичных разрядов является принадлежность циФр их десятичных эквивалентов к одному и 1 ому же десятичному разряду щ.Достаточным условием объединения в одну группу ряда двоичных разрядов входного кода является равенство слагаемых цифр тех десятичных эквивалентовгруппируеьвх двоичных разрядов, которые относятся к одному и тому десятичному разряду щ счетчика выходного кода. В табл.2объединены в 9 групп слага 4 мые цифр,равные кли большие 5 из числа относящихся к десятичным разрядам, атакже слагаемые цифр, равные клибольшие 3 из числа относящихся кшестиричнцм разрядам выходного кода.Например, в группу 1 объединены, двоичные разряды 8,10 и 15 входногокода по принадлежности соответствую 10 щих цифр 5,6 и б к разряду 0,1" выходного кода, Достаточным условиемобъединения 8,10 и 15 двоичных разрядов в группу 1 является равенство слагаемых 5 цифр 5 и б, пред 15 ставленных в виде сумм слагаемых5+О и 5+1,.соответственно, иэ числа относящихся к десятичному разряду 0,1" выходного кода.Согласна табл.2 в группу У объединены 6,7,11,13,15 двоичные разряды по равенству слагаемых 3 циФр 3и 4, представленных в виде суммслагаемых 3+О и 3+1, из числа относящихся к шестиричному разряду 10выходного кода.1 ак следует кз табл.2, однии те же разряды входного двоичногокода ьюгут входить в различныегруппы.Например, разряд 6 двоичного кода входит в Ч, Ч 1, Ч 11 и Ч 111 группы.В предлагаемом преобразователекодов производится суммирование состояний логических единиц разрядов35входного двоичного кода поиХР=1,входящих в одну группу, и дешифрация результатов суммированияс помощью соответствующих сумматоров-дешифраторов. Сигналы на выходах сумматоров-дешифраторов ксполь 40 эуются в качестве управлякюцих при записи кодов каждой из сумм слагаемых цифр, принадлежащих к одной груп.пе, относящейся к младшему разряду (щ) счетчика выходного кода.в4 два соседних разряда (щ) к щгде разряд щ - старший из названных разрядов,Благодаря введению предлагаежи сумматоров-дешифраторов значищ тельно сокращается время преобразования кодов за счет записи суммкруемых кодов в два соседних разряда,когда формирование каждой единицыпереноса в старший разряд произво дктся без суммирования 10 единицв младшем разряде счетчика выходного кода.Рассмотрим работу сумматора помодулю два к дешифратора 11 группыразрядов, объединяющей 11,16,17,18разрядов двоичного кода.Сумматор по модулю два состоиткэ последовательно соединенных элементов 4-2 ИИЛИ элемента 2 И, трехразрядного двоичного счетчика Ст 2.65 Первые входы элемента 4-2 ИИЛИсоединены с входами 11,16,17,18разрядов входного кода, вторые входы - с выходами К 1(1), К 1(2), К 1(3),К(4) первого распределителя импульсов, второй вход элемента 2 Иподключен к первому входу Т 1 второго распределителя импульсов, выходы дешифратора 7 28,26, 2, Ег подключены к входам мультиплексера,выход которого - с.входом второготриггера декады О, 1 , а выходы2 2 Ег- к первым входам мульи. г Пътиплексеров, выходы которых соединены с входами первого и второго триггеров. декады 1" .Работа сумматора по модулю дваи дешифратора осуществляется следующим образом.Во время действия сигнала Т 1=1,поступакщего с первого выхода второго распределителя 4 импульсов, 20в течение. четырех тактов последовательностей К 1-К 1(4) йа вход двоичного счетчика поступает количество импульсов С ч 1 ч 2 ч 3 ч 4, равноечислу логических единиц ХР=1 состояний 11, 16, 17, 18 разрядов входногокода. После окончания четвертоготакта к 1(4) на выходах У, Уг,.3двоичного счетчика Ст 2 сохраняетсяодна из следующих комбинаций логи- . 30.ческих состояний, записанная в зависимости от количества логическихединиц.состояний хр=1 двоичных разрядов в группе (см.табл.3).и (гйПри этом выходные сигналы Е, Еп, 352 ь 11 группы разрядов используютсяв качестве управляющих при записисоответственно 1 Ч 2 ч 3 единиц пере 11носа в старший разряд 1 счетчикавыходного кода, а выходные сигналы 402 г ЕР 2 и Ег используются в9 ф 6 ф 4 гкачестве управляющих при записи8 Ч б Ч 4 ч 2 единиц в младший разояд 0,1". Следует отметить, что 7 управляющих сигналов 2; достаточно 45снимать только с четйрех выходовдешифратора за счет равенства следующих сигналов 2 г= 2 г 2 г= Р Ег=м ь г 4 ь2(гСогласно табл.3 суммирование 32единиц сумев цифр десятичных эквивалентов 11,16,17,18 разрядов, относящихся к разряду 0,1" сводитсяк записи в разряд 1 не более 3 единиц переноса и к записи в разряд0,1" 8 ч б ч 4 Ч 2 единиц за время,не превышающее 4 такта К 1.(1) прицвухвесовом число-импульснсм кодировании вместо. 16 тактов Х 11), необходимых в том случае, если не использовать сумматор по модулю два и60дешиФратор.Следует отметить, что в случае,суммирования цифр 5, относящихсяк десятичным разрядам выходного кода, и циФр 3, отйосящихся к шести ричным разрядам 10"и 10 выходногокода, нет необходимости в дешифраторе.В этом случае сигналы логических единиц, снимаемые непосредственно с выходов У; двоичного счетчи-ка Ст 2, используются в качестве управляющих У; =Е;при записи 5 единицв чладший десятичный разряд (приУ =Еу 1), при записи 3 единиц в младший шестиричный разряд (при У=Е 3 щ 1)и при записи 1 или 2 единиц переносав соответствующие старшие разряды(при У, =1 или У =1)ЭАналогично строятся сумматоры помодулю два и дешифраторы другихгрупп разрядов,Логические Функции, выполняемые сумматорами по модулю два и дешифраторами. 9 групп в соответствиис табл,2, приведены в табл,4 из которой следует, что каждый из дешифраторов 111 и 17 групп, взятых в отдельности, состоит из двух элемен- .тов 2 И. Соответственно, в 1,111,Ч,1 Х группах в дешифраторах нет необходимости и соответствующие управляющие сигналы Е; снимаются непосредственно с выходов счетчиков У,У 1,3На основе рассмотренных одноступенчатых сумматоров по модулю дваи дешифраторов компонуются двухступенчатые блоки при незначительномусложнении исходных схем.Рассмотрим работу двухступенчатогосумматора по модулю два и .дешифратора, построенного на основе одноступенчатых схем 1,111,Ч, групп двоичныхразрядов.Реализуется на основе одноступенчатых схем ЯМ-ДС 111 и 1 Ч группдвоичных разрядов входного кода путемзамены элемента 4-2 И-ИЛИ на элемент5-2 ИИЛИ сумматора .по модулю дваи дешифратора 111 группы и введенияэлемента 4 ИЛИ между выходами сумматора 1 Ч группы и первым входом введенного элемента 2 И, входящего всостав элемента 5-2 ЙИЛИ, второйвход которого подключен к выходуК 1(5) первого распределителя импульсов.После четырех тактов К 1(4) навыходах одноступенчатого-сумьвторапо,модулю два и дешифратора 1 Ч группы формируются управляющие сигйалыЕ;, которые могут использоваться длянепосредственной записи 9 ч 8 ч 7 ч 6единиц в разряд 1 в случае,еслидвухступенчатая схема не реализована.В случае использования двухступен(4 Учатой схеьн управляющие сигналы Ъ;на выходах дешифратора 1 Ч групгп 4разрядов используются для записиа управление запйсью пяти единиц,дополняющих значения цифр 4,3,2,1до 9,8,7,5. соответственно, ведетсяс выходов 2(3) дешифратора 111группы разрядов входного кода.Рассмотренное преобразование схе-мы одноступенчатых сумматоров по модулю два и дешифраторов в двухступенчатую. позволяет уменьшить количество-тактовых импульсов К 1(1)записи информации в раэряюм выходного счетчика на 5 единиц.,Логические Функции, выполняеьиедйухступенчатыми сумматорами и дешифраторами 111 и 17 групп разря-.дов входного кода, приведены втабл.4.Распределение. кодовых посылокна входы разрядов счетчика выходного кода предлагаемого преобразователя кодов с введенными сумматорамиФ дешифраторами приведено в табл.5,из которой следует,:что запись суммнруемых кодовых посылок двухвесового чнсло-импульсного кода цифрдесятичных эквивалентов 18-разряд-ного входного двоичного кода с повюзью предлагаемого преобразователякодов производится эа 16 тактовК 1(1), где 1=1,2,3, 7,8. Чри этом .достаточно Формировать 3 последова- .тельности импульсов Т 1,Т 2,ТЗ на выходе второго.распределйтеля импульсов. В интервале временн, когдаТЗщ 1 при К 1(1) 1, К 1(2)щЕ, К 3(3) 1,К 1(4) 1, К 1(5).=1 осуществляетсяперепись в старшие разряды тех единиц переноса П 1, П 2, ПЗ, И 4,.05,которые остались храниться в триггерах 13 соответствующих синхронизаторов после окончания суммированияв предыцущем интервале времене,когда Т 2=1.Так как перед началом цикла преобразования кодов во время, предшествующее сигналу Т 1 Ф 1, разряды.счетчика устанавливаются в нулевоесостояние импульсов сброса, тана протяжении интервала Т 1=1 допускается запись в десятичный разрядне более 19 единиц, а в шестиричный разряд - не более 11 единиц.Кроме того, в этом случае при.Т 11и К 1(3)=1 в первые и вторце .триггеры всех разрядов вюжно одновременнозаписать коды чисел 1 и 2 (см.4 абл. 5) .В табл.5 циФрами.1 и 2 обозна=- чены кодовые посылки, распределяемые на входы первого и второго триггеров разрядов выходного счетчика,.соответственно. Рамкаик очерченыкодовые посылки К 4(1), К 4(2),К 4(3)и К(8), Формируекие на выходе .шифратора число-импульсного кода.,За 8 тактов К 1(1), КМ(2),К(8)прн Т 1=1 в рассматриваемой реализации преобразователя может бытЬ осуществлена запись 17. единиц в десятичные разряды счетчика выходногокода. В табл.5 показано, что приТ 2=1 в предлагаемом преобразователе кодов предусмотрен запрет поступления кодов суммируеьих чиселв соответствующие разряды во .время,формирования синхронных импульсовпереноса: в разряде 0,1"- понК 1(1)=1, в разряде 1"- при К 1(1) 1,и К 1 (2) =1, в разряде 10 - приК 1(2)=1 и К 1(3)=3, в разряде 1при К 1(3) =1 и К 4 (4) =1, в разряде10,- при К 1(4)=1 и К (5)=3, в разряде 1 - прн К 1(Б)=1. В рассмот 5 ренной реализации предлагаемого преобразователя кодов нет необходимости в сннхронизаторе межразрядныхпереносов между разрядами 1 и 10 ;щТаким образом, за счет введения .в предлагаевий преобразователь шифратора эталонных кодов группы триггеров переполнения и сумматоров по модулю два и дешифраторов сумм состоя ннй логических "1" групп разрядов.входного двоичного кода количествотактов преобразования 18-разрядногодэоичного кода в код градусов, минут, секунд, десятых долей секундсводится к 21 такту при двухвесовомчисло"импульсном кодировании.Ври унитарном кодировании информации число тактов преобразованиякодов не превцшает 40 Следует отметить, что при существенном упроЗф щении сумматоров-дешифраторов, когда, например, ограничиваются суммированием только Х 1 и П 1 групп двоичных. Разрядов входного кода, коли. чество тактов иреобразования .при 4 Е даухвеоввом число-имиульсном кодировании не превышает 50, при унитарном кодировании - не йрещюаает 80,Таким образом, .с поыощью предлагаеиюх схемных решений преобраэовате ля кодов обеспечивается .независимостьструктуры предлагаемого преобразователя кодов от типа двоычно-десятичного кодирования и наличия внешних выводов счетных входов второго, . щ третьего и четвертого триггеров декад, выходного счетчика,что существенно упрощает стыковку., предлагаемогопреобразователя кодов .с внешнимиабонентами, позволяет широко иск пользовать микросхемы. йовйшеннойинтеграции в то время как .код,2-4-2-1, используемый в известномпреобразователе, не имеет микросхемной реализации и Йирояого рас Е пространенйя. Кроме того, существен-Уно повышено быстродействяе - количестно тактов преобразования кодов.уменьшается в 4 раза (с 84 тактовдо 21), при прочих равных условияхминимальная длительность периода13 960791 рнода этих импульсов при использовании кода 242-1, а надеаность используемых декад выше за счет ,исключения меадутактовых импульсов..Таблица 1 генератора тактовых импульсов в предлагаемом преобразователе. кодов прииспользовании кода 84-11 в 3 разаменьше минимальной длительности пе- . г.2 3 4 5 б 7 8 9 Кодируемая цифра 1 Вина вещавтатают щюСююютютющщ щщщ 1 - 1 - 1 - 1 - 1 1 1 2 2 3 3 4 4 щщщютщтащщ вваввеватевате еваю щщ ее ющвавютщвщеющювщщ ве ющщщющвщщ ааааа чае (Таблица 2 Разряды градусов, минут, секундвщют щюеюют авю тЮ еютавщааеще Юанют юваЮ еюЮтюют татввте 1 1 ООф 1 Оф 1 Ы 1 1 О 1: О 1 ф ЮФтютютютеввЮГтеавеевваав тевееХ 2 5 И 11 Х 4 3 Ч 11 1 5 Ч 1 5 ЧП 1 3 И 1 2+5 Ч 1 ЗЧ Хб Х 7+ЗИ 1 3+5 Ч 1 1+ЗЧ 5111 5. 1 1+3 У 11 2 Х 10 1+51 5111. О ЗЧ 2 8 11 Х 12 5 ЧЕ ЗЧ Х 13 Х 14с 9 1 Ч Х 15 1+5 1 ЗЧ 9 1 Ч 8 11 Х 16 9 1 Ч 1+811 Х 17 9 1 Ч 1+811 Х 18в ав Йе ва ва е Ю ю еДвоичныйразряд,хрюю терт ее в Х 8Х 9 Количество кодовых. им"пульсных посылок свесом ф 1 ф, нодаваевих на вход С 1 первого триггера разряда Количество кодовых импульсных посыпок с весом ф 2 ф, подаваемыхна вход С 2 второго триггера разряда 8 1 Х15 960791 Таблица 3 Количествологическихединиц1116,17 и18 разрядов двоичного кода Логическое состояние сигналов на выходахдешифратора Логическое состояние выходов двоичного счетчикаСТ 2 Десятичные эквиваленты суммы состояний, приведенные ко входам1 двух разрядов одного разряда вО, 1 ц 2(2) 2(2,) П32 Т.аблица 4 Логические функции, входные и выходные переменные сумматоровдешифраторов групп разрядов входного кода Группы разрядов вы Логическая Функция "сумма по щой 2"реализуемые дешифраторами Входные переменные дешибраторов, У) ходногокода 2 щ , ОТНОСЯ-.,разрядов выходногокода еем (е Логические Функции 2 п, -1; реализуемые дешифраторами Логическая функция "сумма по аосй "= 1 СХ,) Входные переменные лешифрато: - ров У."9Чт 11 йХ,1 Х Х,О+Х,т м тт т Ф Таблица 5 е шееЛогические единицы последовательностейТц и К 1 1Ф ш ше т тразрядТ 1 Т 2К 1 ( 1) К 1 (1)123 45 67 18 12 314 567 82 2 121 Сигналы управлениязаписью информациив разря)ы вых,счетчик Десятичныйэквива- лент АЙ)ч 2 Й)2(2) 3 Ч. 1 0,1 Х)4 1 1 2 2 Логические функции, входные и выходные переменные сумматоровдешифраторов групп разрядов входного кода