Трехдекадный преобразователь двоично-десятичного кода в двоичный

ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Сотов СоветскикСоциалистическиеРеспублик и 9437053) Приоритет о 15.07 и нзабретенеткрытнй убликова летеиь М 26 53 681. 325 (088,8) Да бликован 17,07,8 са 72 Автор изобретения Ю. Л. Соколо(71) Заявител КАДНЫЙ ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОЯТИЧНОГО КОДА В ДВОИЧНЫЙ .(54) т оматикеет бытьичновычислив сокраще- тстродейтройст ь дво й, сод ационн ж торь м естного устройства заительно большом объневысокой скоростиим к изсбретению пости и схемному построхдекадный преобразоватичного кодав двоичедостаток из ключается в отноеме аппаратуры ипреобразования,Наиболее близктехнической сущиению является тртель двоично-десяный, содержащийматоры и элементданный преобразодва сумматора 2 первый и вторэй сумы ИЛИ. Кроме того,атель содержит ещ Изобретение относится к ави вычислительной технике и м спользовано при построен десятичных преобразовател тельных машинах и внешни ычислительных систем. Известен преобразова десятичного кода в двоичньший многоразрядные комбисумматоры, одноразрядныеэлементы ИЛИ 13. Недостаток данного преобразователя также состоит в относительно большом объеме аппаратуры и низком быстродействииБелью изобретения являетсяние аппаратуры и увеличение бь ствия.Поставленная цепь достигается тем, что в трехдекадный преобразователь двоично-десятичного кода в двоичный, содержащий первый и второй сумматоры и первый элемент ИЛИ, причем вход первого разряда преобразователя является выходом первого разряда преобразоватали, разрядные выходы первого сумматора являются соответственно выходами со второго по седьмой разрядов преобразователя, разрядные входы со второго -ао седьмой первой группы входов пер вого сумматора соединены соответственно с разрядными выходами второго сум-. матора, введены восемнадцать элементов запрета, одиннадцать элементов ИЛИ, пять элементов И, первый и второй эле-, менты НЕ-И, выходы которых соединеныс первыми входами второго и третьегоэлементов ИЛИ соответственно, входывторого, третьего и четвертого разрядовпреобразователя соединены соответственно с первым входом первого разряда ивторыми входами второго и третьегоразрядов первого сумматора, входы четвертого, пятого и шестого разрядов второй группы входов которого соединены 10с входом логического нуля, вход пятогоразряда преобразователя соединен совторым входом первого разряда первогосумматора, с входами запрета первого,втОрого и третьего элементов зепрета,первыми входами четвертого и пятогоэлементов запрета и первым входомпервого элемента И, второй вход которого соединен с входом шестого разрядапреобразователя, с входами запрета пятого и шестого элементов запрета, спервыми входами второго и седьмогоэлементов запрета и первым входомпервого разряда второго сумматора,входы второго, третьего, четвертого и , дпятого разрядов первой группы которогосоединены соответственно с выходамичетвертого, пятого, шестого и седьмогоэлементов ИЛИ, вход седьмого разрядапреобразователя соединен с входамизапрета четвертого и седьмого э%ементов запрета, первыми входамИ первого, третьего и шестого элементов запрета, вторым входом пятого элемента запрета и третьим входом первого эле 35мента И, выход которого соединен с первым входом седьмого элемента ИЛИ, второй вход которого соединен с входом восьмого разряда преобразователя и первым входом пятого элемента ИЛИ,40 второй, третий и четвертый входы кото рого соединены соответственно с выходами второго, пятого и седьмого элементов запрета, первые и вторые входы четвертого и шестого элементов ИЛИ45 соединены соответственно с выходами первого, третьего, четвертого и шестого элементов запрета, вход девятого разряда преобразователя соединен с входом восьмого элемента запрета, с входами запрета девятого и десятого элементов50 запрета, с первыми входами второго и третьего элементов И, с первым входом одиннадцатого элемента запрете, с прямым и первым инверсным входами первого и второго элементов НЕ-И и с входом первого разряда второй группы второго сумматора, входы второго и третьего разрядов второй группы кото 05 фрого соединены соответственно с входами десятого и одиннадцатого разрядовпреобразователя, с первым входом четвертого и первым входом пятого и вторым входом четвертого элементов И,выходы которых соединены соответственно с первым и вторым входами восьмогоэлемента ИЛИ, третий вход которогосоединен с входом двенадцатого разрядапреобразователя, с .первым входом девятого элемента ИЛИ, со вторым входомтретьего элемента И, с первым инверсным входом первого элемента НЕ-И, свходом запрета и прямым входом восьмого и дейятого элементов запрета,выходы которых соединены с входамидесятого элемента ИЛИ, вход десятогоразряда преобразователя соединен совторым инверсным входом первого ипрямым входом второго элементов НЕ-И,входами запрета одиннадцатого и двенадцатого элементов запрета и вторымвходом одиннадцатого элемента запрета,вход одиннадцатого разряда преобразователя соединен со вторым инверсным входом второго элемента НЕ-И, вторымвходом второго элемента И, входом тринадцатого элемента запрета, входом ивходом запрета одиннадцатого. и двенадцатого элементов запрета, выходы которых соединены соответственно со вторым и третьим входами девятого элемента ИЛИ, выход которого соединенс входами четырнадцатого и пятнадцатого и входом запрета шестнадцатогоэлементов запрета, выходы которых соединены со входами одиннадцатого элемента ИЛИ, выход второго и третьегоэлементов И и выход тринадцатого элемента запрета соединены соответственносо вторым, третьим и четвертым входами третьего элемента ИЛИ, выход которого соединен со вторым входом шестнадцатого и входом запрета пятнадцатого элементов запрета, а также с входом запрета и входом семнадцатого ивосемнадцатого элементов запрета, выходы которых соединены с первым ивторым входами двенадцатого элементаИЛИ, вторые входы пятого элемента И,шестнадцатого элемента запрета, входызапрета четырнадцатого и восемнадцатогоэлементов запрета и вход семнадцатогоэлемента запрета через первый элементИЛИ соединены с выходами переносапервого и второго сумматоров, вторыевходы четвертого и пятого разрядов второго сумматора соединены соответственно с выходами десятого и второго эле5 9437 05ментов ИЛИ, второй вход второго эле- вмента ИЛИ соединен с выходом десято- рго элемента запрета, выходы двенадцатого, одиннадцатого и восьмого элементов вИЛИ являются соответственно выходами 5 твосьмого, девятого и десятого разрядов спреобразователя. сНа чертеже приведена блок-схема Рпреобразователя, РБлок-схема отключает разрядные вхо О сды преобразователя, состоящие из раз- лрядных входов сотен Х 1 - Х, разряд- . вных входов десятков Х - Х и разрядных входов единиц Х - Х, а такжеИвыходы У 1 -У преобразователя. Пре вобразователь содержит элементы ИЛИв1-12, элементы запрета 13-30, элементы И 31-35, элементы НЕ-И 36-37, тсумматоры 38-39. Процесс преобразо- Рвания проще всего прослеживается на 20 спримере конкретного числа. Пусть на ввходах преобразователя имеется число Р722, т.е, на первой тетраде 0111, авна второй и третьей - по 0010, первый вкаскад преобразования десятков при этом 25выдает число 0010, а первый каскадпреобразования сотен - 0101. Послепервого сумматора образуется числов10100, а после второго - 101001.Переносы из обоих счмматоров в данном зфслучае равны нулю. В итоге У 1 = 1,У = О, У = 1, У 11 = О. Преобразованное двоичное число 1011010010 ъ =10= 722 . Если при преобразовании какоголибо числа образуется перенос, происходит переключение третьего каскадапреобразователя, и старшие разряды результата формируются с учетом переноса.Применение данного преобразователядает некоторые преимущества по сравнению с известными устройствами. Вопервых, для диапазона входных чисел000-999 он имеет меньший объем оборудования. Во-вторых, время преобразова.ния чрезвычайно мало и определяетсялишь задержками интегральных микросхем. Преобразователь может быть использован во всех случаях, когда в цифровое устройство должно по тетрадамвводиться число в пределе до тысячи,Трехдекадный преобразователь двоично 55 десятичного кода в двоичный, содержащий первый и второй сумматоры ипервый элемент ИЛИ, причем вход первого разряда преобразователя является формула изобретения ыходом первого разряда преобразователя,азрядные выходы первого сумматораявляются соответственно, выходами соторого по седьмой разрядов преобразоваеля, разрядные входы со второго поедьмой первой группы входов первогоумматора соединены соответственно сазрядными выходами второго сумматоа,отличающийся тем,что,целью сокращения аппаратуры и увеичения быстродействия, в него введены .осемнадцать элементов запрета, одиннадцать элементов ИЛИ, пять элементов, первый и второй элементы НЕ-И,ыходы которых соединены с первымиходами второго и третьего элементовИЛИ соответственно, входы второго,ретьего и четвертого разрядов преобазователя соединены соответственнопервым входом первого разряда иторыми входами второго и третьегоазрядов первого сумматора входы четертого, пятого и шестого разрядовторой группы входов которого соединены с входом логического нуля, вход пятого разряда преобразователя соединено вторым входом первого разряца перого сумматора, с входами запрета пер-.вого, второго и третьего элементов запрета, первыми входами четвертого ипятого элементов запрета и первым входом первого элемента И, второй вход которого соединен с входом шестого разряда преобразователя, с входами запрета пятого и шестого элементов запрета,с первыми входами второго и седьмогоэлементов запрета и первым входомпервого разряда второго сумматора, входывторого, третьего, четвертого и пятогоразрядов первой группы которого соединены соответственно с выходами четвертого, пятого, шестого и седьмого элементов ИЛИ, вход седьмого разрядапреобразователя соединен с входами запрета четвертого и седьмого элементовзапрета, первыми входами первого,третьего и шестого элементов запрета,вторым входом пятого элемента запретаи третьим входом первого элемента И,выход которого соединен с первым входом 50седьмого элемента ИЛИ, второй входкоторого соединен с входом восьмогоразряда преобразователя и первым входомпятого элемента ИЛИ, второй, третий ичетвертый входы которого соединены соответственно с выходами второго, пятого и седьмого элементов запрета, первые и вторые входы четвертого и шестого элементов ИЛИ соединены соответственноИсточники информациипринятые во внимание при экспертизе1, Авторское свидетельство СССРМ 645151, кл.06 Р 5/02, 1977.2. Авторское свидетельство СССРпо заявке М 2993147/18-24,кл, С 06 Р 5/02, 21.08.80.4 7 9437 с выходами первого, третьего, четвертого и шестого элементов запрета, вход девятого разряда преобразователя соеди/ нен с входом восьмого элемента запрета, с входами запрета девятого и десятого элементов запрета, с первыми входами второго и третьего элементов И, с первым входом одиннадцатого элемента запрета, с прямым и первым инверсным входами первого и второго элементов НЕ-И 10 и с входом первого разряда второй груп. пы второго сумматора, входы второго и.третьего разрядов второй группы которого соединены соответственно с входами десятого и одиннадцатого разрядов преобразователя, с первым входом четвертого и первым входом пятого и вторым входом четвертого элементов И, вьиоды которых соединены соответственно с первым и вторым входами восьмого элемента ИЛИ, третий вход которого соединен с входом двенадцатого разряда преобразователя, с первым входом девятого элемента ИЛИ, со вторым входом третьего элемента И, с первым инверсным входом первого элемента НЕ-И, с входом запрета и прямым входом восьмого и девятого элементов запрета, выходы которьи соединены с входами десятого элемента ИЛИ, вход десятого разряда преобразователя соединен со 9 горым инверсным входом первого и прямым входом второго элементов НЕ-И, входами запрета одиннадцатого и двенадцатого элементов запрета и вторым входом одинзз надцатого элемента запрета, вход одиннадцатого .разряда преобразователя соединен со вторым инверсным входом второго элемента НЕ-И, вторым входом второго элемента И, входом тринадцато го элемента запрета, входом и входом запрета одиннадцатого и двенадцатого элементов запрета, выходы которых сое 05 8динены соответственно со вторым и третьим входами девятого элемента ИЛИ, выход которого соединен с входами четырнадцатого и пятнадцатого и входом запрета шестнадцатого элементов запрета, выходы которьи соединены со входами одиннадцатого элемента ИЛИ, вьиод второго и третьего элементов И и вьиод тринадцатого элемента запрета соединены соответственно со вторым, третьим и четвертым входами третьегоэлемента ИЛИ, выход которого соединен со вторым входом шестнадцатого и входом запрета пятнадцатого элементов запрета, а также с входом запрета и входом семнадцатого и восемнадцатого элементов запрета, выходы которых соединены с первыми вторым входами двенадцатого элемента ИЛИ, вторые входы пятого элемента И, шестнадцатого элемента запрета, входы запрета четырнадцатого и во- семнадцатогЬ элементов запрета и вход семнадцатого элемента запрета через первый элемент ИЛИ соединены с выходами переноса первого и второго сумматоров, вторые входы четвертого и пятого разрядов второго сумматора соединены соответственно с выходами десятого и второго элементов ИЛИ, второй вход второго элемента ИЛИ соединен с выходом десятого элемента запрета, выходы двенадцатого, одиннадцатого и восьмого элементов ИЛИ являются соответственно вьиодами восьмого, девятого и десятого разрядов преобразователя.