Преобразователь двоичного кода в позиционный код со смешанным основанием

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик(61) Дополнительное к авт, саид-ву(22) Заявлено 02.12. 80 (21) 3211790/18-24 51 М. Кл. с присоединением заявки 89 -С 06 Г 5/02 Государственный комитет СССР но делам изобретений и открытийОпубликовано 230982, Бюллетень 8935 Дата опубликования описания 23,0982(54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА В ПОЗИЦИОННЫЙ КОД СО СМЕШАННЫМ ОСНОВАНИЕМ Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении преобразователей в специализированных вычислительных машинах,Известен преобразователь двоич,ного кода в двоично-десятичный код,содержащий сумматор, блок анализазнака и блок управления 1),Наиболее близким к предлагаемомупо технической сущности и схемномупостроению является преобразовательдвоичного кода в позиционный код сосмешанным основанием, содержащий блокформирования эквивалентов, сумматор,блок анализа знака, блок управленияи генератор импульсов 23,Недостатки известных преобразователей состоят в относительно низком быстродействии и невозможности преобразования двоичного кода в код с основаниями, равными числам Фибоначчи,Целью изобретения является повышение быстродействия и расширение функциональных возможностей, заключающихся в преобразовании двоичного кода в позиционный код с основаниями,равными числам Фибоначчи. Поставленная цель достигаетсятем, что в преобразователь двоичного ,кода в позиционный код со смешанным основанием, содержащий блок формиро- вания эквивалентов, сумматор, блок анализа знака, блок управления и генератор импульсов, выход которого соединен с тактовым входом блока уп,О равления, потенциальные входы положительного и отрицательного знака которого соединены с потенциальными выходами соответственно положительного и отрицательного знака блока анали.за знака, первый тактовый выход блока управления соединен с тактовым входом блока формирования эквивалентов,второй тактовый выход блока управления .соединен с тактовым входом блока ана О лиза знака, входы положительного иотрицательного знаков которого соответственно соединены с выходами положительного и отрицательного знака сум.матора, первый и второй информационные входы которого соответственно соединены с первым и вторым информационными выходами блока формирования эквивалентов, введены сдвиговый ,регистр,;сдвиговый регистр кода Фибоначчи и элемент задержки, вход котоого соединен с импульсным выходомотрицательного знака блока анализа знака; импульсным входом отрицательного знака блока управления и входом младшего разряда сдвигового регистра, выход элемента задержки соединен со входами сдвига на два разряда сдвигового регистраи сдвигового регистра кода Фибоначчи, входы сдвига на один разряд которых соединены с импульсным входом положительного знака блока анализа знака О и импульсным входом положительного, знака блока управления, вход окон- Мания преобразования которого соединен .с выходом старшего разряда сдвигового регистра кода фибоначчи 15 ивходом окончания преобразования блока анализа знака, разрешающий выход блока управления соединен с разрешающим входом блока формирования эквивалентов, входы сложения и вы,читания которого соединены соответственно с выходаии сложения и аычитания блока управления, вход пуска которого является входом пуска преобразователя, коммутирующий выход.блока 5 анализа знака соединен с коммутирующим входом блока управления.При этом в преобразователе блок управления содержит два триггера, четыре элемента И, два элемента задержки и два элемента ИЛИ, выходы ко-З 0 торых соединены соответственно с единичным и нулевым входами первого триггера, нулевой выходекоторого является разрешающим выходом блока управления и соединен с первым входом пер-З 5 вого элемента И, второй вход которого. соединен с первым входом первого элемента ИЛИ и через первый элемент задержки - с выходом второго элемента И, соединенного с первым тактовым выхо дом блока управления и первыми входами третьего и четвертого элементов И, вторые входы которых являются потенциальными входами соответственно положительного и Отрицательного зна ков блоков управления, а выходы являются соответственно выходами сложения и вычитания блока управления, первый и второй входы второго элемента ИЛИ,являются импульсньики входами соответственно положительного и отрицательного знаков блока управления, второй вход первого элемента. .4 ЛИ через второй элемент задержки соединен с коммутирующим входом блока управления, а третий вход первого элемента ИЛИ является входом окончания преобразования"блока управления и соединен с нулевым входом .второго триггера, единичный вход которого является входом пуска блока управле ния, а единичный выход второго триггера .соединен с первым входом второ-. го элемента И, второй вход которого является тактовым входом блока Управления, выход первого элемента И яв ляется вторым тактовым выходом блока управления.Кроме того, в преобразователе блок формирования эквйвалентов содержит регистр старшего разряда, регистр разности, вычитатель, пять последова- тельно соединенных элементов задержки, шесть групп элементов И и преобразователь прямого кода в;обратный, выход которого является первым информационным выходом блока Формирования эквивалентов, а входы соединены с выходами элементов И первой. группы, первые входы которой являются входамивычитания блока Формирования эквивалентов, вторые вхсды соединены с выходами регистра старшего разряда и с первыми входами элементов И второй, третьей и четвертой групп, вторые входы элементов И второй груйпы являются входом сложения блока формирования эквивалентов, а третьи входы элементов И первой и второй групп объединены и являются входом разрешения блока Формирования эквивалентов, вход первого элемента задержки является тактовым входом формирователя экви-. валентов и соединен со вторыми входами элементов И третьей группы и тактовым входом регистра разности, информационные входы которого соединены с выходами элементов И пятой группы, первые входы которых соединены с выходом первого элемента задержки, а вторые входы элементов И пятой группы соединены с выходами вычитания, тактовый вход которого соединен с выходом второго элемента задержки, выходы третьего, четвертого и пятого элементов задержки соединены соответственно со вторыми входами элементов И четвертой группы, тактовым, входом регистра старшего разряда и первыми входами элементов И шестой группы, .вторые входы которых соединены с выходами регистра разности, а выходы соединены с. информационными входами регистра стар.- шего разряда, выходы элементов И .третьей и четвертой групп соединены соответственно с первым и вторюю .входами вычитателя, выходы которого соединены со вторыми входами элементов И пятой группы.Причем в преобразователе блок анализа знака содержит триггер знака, три элемента И, элемент ИЛИ и элемент задержки, через который тактовый вход блока анализа знака, соединен с первыми входами первого и второго элементов И, вторые входы которых являются соответственно входами положительного и отрицательного знаков блока анализа знака, а выходы первого и второго элементов И являются импульсными выходами соответственно положительного и отрицательного знаков блока анализа знака и соединены,с первыми входами третьего элемента .И и элемента ИЛИ, второй, вход кото-. рого является входом окончания преобразования блока анализа знака, а выход элемента ИЛИ соединен с нулевым входом триггера знака, единичный вход которого соединен с выходом первого элемента И, а единичныйи нулевой выходы триггера знака .являются соответственно потенциальными выходами соответственно. положительного и отрицательного знака блока анализа знака, причем единичный выход триггера знака соединен со .вторым входом третьего элемента И, выход которого является коммутационным выходом блока анализа знака.На чертеже представлена структурная схема предлагаемого устройства.Устройство содержит генератор 1 тактовых импульсов, блок 2 управления, блок 3 формированияэквивалентов, сумматор 4, блок 5 анализа знака, сдвиговый. регистр 6 и сдвиговый регистр 7 кода Фибоначчи. Блок 2 управления состоит из четырех элементов И 8-11, двух триггеров 12-13, двух элементов ИЛИ 14-15 и элементов 16 и 17 задержки.Блок 3 формирования .эквивалентов, .предназначенный для Формирования Фибоначчиевых весов разрядов, состоит" из шести групп элементов И 18-23, преобразователя 24 прямого кода в обратный, регистра 25 старшего разря- . даи регистра 26 разности, вычитателя.27 и элементов 28-32 задержки.Блок анализа знака, предназначенный для определения знака остатка, полученного при вычитании фибоначчиевого эквивалента из преобразуемого числа, состоит.из трех элементов И 33-35, триггера 36 знака, элемента ИЛИ 37 и элемента 38 задержки. Вход мяадшего .разряда сдвигового регистра б соединен через элемент 39. задержки со входом сдвига на разряд.Предлагаемое устройство работает следующим образом.Предварительно на сумматор 4 накапливающего типа заносится преобразуемое число, на регистр 25 - вес старшего Фибоначчиевого разряда сц и на вычитатель 27 - вес ц в младший разряд сдвигового регистра 7. заносится ф 1 ф. Остальные триггеры и регистры находятся в нулевом состоянйи. При поступлении сигнала начала .преобразования триггер 12 устанавливается в "1" и первый тактовый. им.пульс с генератора.1 импульсов через элемент И 10 и.И 9 поступает в блок 3 Формирования эквивалентов. В результате фибоначчиевый вес ц старщего разряда через группу элементов.И 18 и преобразователь 24 прямого кодав обратный поступает в сумматор 4, где пРоисходит его вычитание из преобразуемого числа. Одновременно сэтим вес ц; через группу элементов И 20 поступает в вычитатель 27,где происходит образование фибоначчиевого веса 0 следующего младшего1-1разряда, согласно правилу образования весов в Фибоначчиевой системесчисления: ц; ., = Ч;+- О;Этот вес через группу элементов И22 заносится на регистр 26, который 1 О предварительно обнуляется. После этого происходит обнуление вычитателя27 и на него с регистра 25 через группу элементов И 21 заносится фибоначчиевый вес О , послечего на пред варительно сброшенный в ноль регистр25 через группу элементов.И 23 переписывается фибоначчиевый вес ц; .,следующего младшего разряда с регистра 26.20 Этот же тактовый импульс черезэлемент И 11 поступает в блок 5 анализа. знака. Если в результате вычи-.тания Фибоначчиевого веса ц; знакостатка получается положительный, 25 импульс через элементы И 33 и ИЛЙ 14устанавливает триггер 13 в единичноесостояние и записывает единицу:вмладший разряд сдвигового регистра б,после чего осуществляется сдвиг содержимого регистров б и 7 на дваразряда. В данном случае при образовании Фибоначчиевого кода используется основное контрольное свойствонормальной Формы, согласно которомув двух соседних разрядах фибоначчиеЗ 5 вого числа не могут быть две единицы, т.е. если в данном разряде фибоначчиевого кода записана "1", тов соседнем заведомо. должен быть "д".По второму тактовому импульсу 40 происходит Формирование Фибоначчиевого веса ц; .1 и установка в фОфтриггера 13, который, находясь вединичном состоянии, блокирует прохождение импульса через элемент И 11 45 и блок анализа знака и закрываетгруппы элементов И 18 и 19. Если врезультате вычитания Фибоначчиевоговеса 0; знак остатка получается отрицательный, т.епреобразуемое число 50 меньше данного веса, то импульс черезэлементы И 34 и ИЛИ 14 устанавливаетв ф 1 ф триггер 13, осуществляет сдвигна один разряд содержимого регистровб и 7 и устанавливает в "1"триг гер 36 знака.йо второму тактовомуимпульсу происходит формирование Фибоначчиевого веса ц; 1 и установка вфбф триггера 13. Третий тактовый импульс проходит через элемент И 8так как триггер 36 находится в еди;ничном состоянии ) в блок формирова.ния Фибоначчиевых эквивалентов ивес ф; через группу элементов И 19поступает в сумматор 4; где происходитего сложение с отрицательным остат-ком. В данном случае преобразованиепроисходит без восстановления остатка,т.е. если(А-Ч;)0, где А - преобразуемое число, тоА"Ч;(А-Ч; ) + Ч- так как Ч; - Ч;Ч 1,А-% = А Ч 1-1 Ч 5Если в результате сложения вновь.получается отрицательное число, импульс с элемента И 35 сдвигает содержимое регистров б и 7 на один разряд, устанавливает .триггер 13 в"1", 10проходит через элемент И 35, так кактриггер 36 знака находится в единичнбм состоянии, элемент ИЛИ 15 и устанавливает триггер 13 вновь в нулевое состояние. Таким образом очередной тактовый импульс проходит и вблок формирования фибоначчиевого эк-вивалента и в блок анализа знака.Насумматоре 4 происходит вычислениеследующего остатка.20А-Ч;,= (А-Ч;) + Ч;Если в.сумматоре 4 получается положительное число, происходит установка в "О" триггера 36 знака через элемент ИЛИ 37, в "1" триггера 13, заносйтся "1 ф в младший разряд сдвигового регистра б и осуществляетсясдвиг содержимого регистров б и 7на два разряда. Единица в старшемразряде сдвигового регистра 7 сигнализирует об окончании преобразования. Осуществляется установка в "0"триггеров 12 и 13 и триггера знакаи тем самым блокируется прохождениеочередного тактового импульса с ге 35нератора. На сдвиговом регистре 6 записан фибоначчиевый код, соответствующий преобразуемому двоичному числу. Элементы задержки необходимыцля синхронизации работы преобразователя.В результате расширяются функциональные возможности преобразователяза счет преобразования двоичной системы счисления в фибоначчиевую,что ,позволяет использовать. в различныхузлах ЦВМ фибоначчиевые коды, которые обладают нулевой ошибкообнаруживающей способностью по сравнениюс двоичной системой счисления, чтоведет к улучшению контроля ЦВЙ иповышается быстродействие преобраэователя, так как преобразованиесуществляется беэ восстановлениятатка.Кроме того, в предложенном устройстве преобразование двоичного кодав фибоначчиевый осуществляется с большим быстродействием эа счет использования двоичных сумматоров вместо фибоначчиевых, быстродействие 60которых для 40-разрядных кодов при"близительно в 10 раз ниже.Формула изобретения1. Преобразователь двоичного кода, в позиционный код со смешанным осно ванием, содержащий блок формирования эквивалентов, сумматор, блок анализа знака, блок управления и генератор импульсов, выход которого соединен с тактовым входом блока управления, потенциальные входы положительного и отрицательного знака которого соединены с потенциальными выходами соответственно положительного и отрицательного знака блока анализа знака, первый тактовый выход блока управления соединен с тактовым входом блока формирования эквивалентов, второй тактовый выход блока управления соединен с тактовым входом блока анализа знака, входы положительного и отрицательного знаков которого соответственно соединены с выходаьи положительного н отрицательного знака сумматора, первый и второй информацион,ные входы которого соответственно .соединены с первым и вторым информационными выходамн блока формирования эквивалентов, о т л и ч а ю - щ и й с я тем, что, с целью повышения быстродействия н расширения функциональных возможностей, заключающихся в преобразовании двоичного кода в позиционный код с основаниями, равными числам Фибоначчи, в него введены сдвиговый регистр, сдвиговый ре-.гистр кода Фибоначчи и элемент задержки, вход которого соединен с импульсным выходом отрицательного знака блока анализа знака, импульсным входом отрицательного знака блока управ ления и входом младшего разряда сдвигового регистра, выход элемента задержки соединен со входами сдвига на два разряда сдвигового регистра и сдвигового регистра кода Фибоначчи, входы сдвига на один разряд которых соединены с импульсным входом положительного знака блока анализа знака и импульсным входом положительного знака блока управления, вход окончания преобразования которого соединен с выходом старшего разряда сдвигового регистра кода Фибоначчи и входом окончания преобразования блока анализа знака, разрешающий выход блока управления соединен.с разрешающим входом блока формирования эквивалентов,входы сложения и вычитания которого соединены соответственно с выходами сложения и вычитания блока управления, вход пуска которого является входом пуска преобразователя, коммутирующий выход блока анализа знака соединен с коммутирующим входом блока управления.2. Преобразователь по п, 1, о тл и ч а ю щ и й с я тем, что, в нем блок управления содержит два триггера, четыре элемента И, два элемента задержки и два элемента ИЛИ, выходы которых соединены соответственно с единичным и нулевым входамипервого триггера, нулевой выход которого является разрешающим выходом блока управления и соединен с первым входом первого элемента И, второй вход которого соединен с первым входом первого элемента ИЛИ и через 5 первый элемент задержки - с выходом второго элемента И, соединенного с первым тактовым выходом блока управления и первыми входами третьего и четвертого элементов И, вторые вхо-О ды которых являются потенциальными входами соответственно положительного и отрицательного знаков блока управления, а выходы являются соответственно. выходами сложения и вычита ния блока управления, первый и второй входы второго элемента ИЛИ.являются импульсными входами соответственно положительного и отрицательного знаков блока управления, второй вход. первого элемента ИЛИ через второй элемент задержки соединен с коммутирующим входом блока управления, а третий вход первого элемента ИЛИ является входом окончания преобразования блока управления и соединен с нулевым входом второго триггера, единичный вход которого является входоМ пуска блока управления, а единичный выход второго триггера соединен с первым входом второго элемента И, второй 30 вход которого является тактовым входом блока управления, выход первого элемента И является вторым тактовым выходом блока управления.3. Преобразователь по пп. 1 и 2, 35 о т л и ч а ю щ и й с я тем, что в нем блок Формирования эквивалентов содержит регистр старшего разряда, регистр разности; вычитатель, пять последовательно соединенных элемен тов задержки, шесть групп элементов И и преобразователь прямого кода в обратный, выход которого является первым информационным выходом блока формирования эквивалентов, а входы 45 соединены с выходами элементов И первой группы, первые входы которой являются входами вычитания блока Формирования эквивалентов, вторые входы соединены с выходами регистра старшего разряда и с первыми входами элементов И второй, третьей и четвертой групп, вторые входы элементов И второй группы являются входом сложения блока Формирования эквивалентов, а третьи входы элементов И первой и второй групп объединены и .являются входом разрешения блока формирования эквивалентов, вход первого элемента задержки является тактовым входом формирователя эквивалентов и 60 соединен со вторыми входами элементов И третьей группы и тактовым входомрегистра разности, информационныевходы которого соединены с выходамиэлементов И пятой группы, первые входы которых соединены с выходом первого элемента задержки, а вторыевходы элементов И пятой группы соединены с выходами вычитания, тактовый;вход которого соединен с выходом второго элемента задержки, выходы третьего и четвертого и пятого элементов задержки соединены соответственно со вторыми входами элементов Ичетвертой группы, тактовым входомрегистра старшего разряда и первымивходами элементов И шестой группы,вторые входы которых соединены свыходами регистра разности, а выходысоединены с информационными входамирегистра старшего разряда, выходыэлементов И третьейи четвертой группсоединены соответственно с первыми вторым входами вычитателя, выходыкоторого соединены со вторыми входами элементов И пятой группы.4, Преобразователь по пп. 1-3,о т л и ч а ю щ и й с я. тем, чтов нем блок анализа знака содержиттриггер, знака, три элемента, И, элемент ИЛИ и элемент задержки, черезкоторый тактовый вход блока анализазнака соединен с первыми входами первого и второго элементов И, вторыевходы которых являются соответственно входами положительного и отрицательного знаков блока анализа знака,а выходы первого и второго элементовИ являются импульсными входами соответственноположительного и отрицательного знаков блока анализа знакаи соединены с первыми входами третьего элемента И и элемента ИЛИ, второйвход которого является входом окончания преобразования блока анализазнака, а выход элемента ИЛИ соединенс нулевым входом триггера знака,единичный вход которого соединен с выходом первого .элемента И, а единичный и. нулевой выходы триггера знакаявляются соответственно потенциальными выходами соответственно положительного и отрицательного знакаблока анализа знака, причем единичныйвыход триггера знака соединен со вторым входом третьего элемента И, выход которого является коммутирукщимвыходом блока анализа знака.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР9 437069, кл. О 06 Г 5/02, 1972.2. АвтОрское свидетельство СССРУ 720424, кл. С 06 Г 5/02, 1975.960792 Подтета СССРытий Зак 7282/58 Тираж 731 ВНИИПИ Государственного комипо делам изобретений и откр 13035, Москва, Ж-З 5, Раушская сное 5 филиал ППП "Патент", г. Ужгород, Ул. Проектная Составитель М.варшавский едактор А.Шишкина Техред Е.Харитончик Корректор С, Шекм