Преобразователь двоично-десятичного кода в двоичный

и,922723 ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТРРСКРМУ СВИДЕТЕЛЬСТВУ Союз СоветсиикСоциапистическикРеспубликОпубликовано 23,04.82Бюллетень15 по делаи изаоретееий и открытийДата опубликования описания 23,04 .82 К,И,КучеренкоИзобретение относится к автоматике и вычислительной технике и может быть использовано при построении преобразователей кодов в арифметических устройствах.Известно устройство преобразования5 десятичного кода в двоичный, содержащее входной регистр с дешифратором десятичного кода, элементы И, элементы ИЛИ, запоминающее устройство, сумматор и генератор импульсов 1 1,Недостаток известного устройства состоит в низком быстродействии при получении дополнительного кода, что связано с использованием дополнитель-, ных блоков преобразования. Наиболее близким решением к изобретению по технической сущности и достигаемому результату является преобразователь кодов, содержащий входной регистр, группу элементов И, сумматор, сдвиговый регистр, триггер и элемент И, выполняющий преобразование путем последовательного суммирования весов групп разрядов входного кода Г 2.Недостатком данного преобразователя является ограниченность функциональных возможностей, что связано с отсутствием возможности получения дополнительного кода.Цель изобретения - расширение функциональных возможностей, заключающихся в обеспечении преобразования как прямых так и дополнительного ко 1дов.Поставленная цель достигается тем, что в преобразователь двоично-десятичного кода в двоичный, содержащий входной регистр, группу элементов И, сумматор, сдвиговый регистр, триггер и элемент И, первый вход которого является тактовым, входом преобразователя, второй вход соединен с выходом триггера, а выход элемента И соединен с входом сдвигового регистра, выходы которого соединены с первыми входами элементов И группы, вторые=ькр 0.-1) ц-т ьк,1"-1де ьК К КфК дК 1 разница между обратным и квазиобратным кодами. То есть Кд=К -(1.-1) Н++ 1 с:дК;,где ьКздш ьК Н 15, так капользуются всего 4 разряда 2 -2ь Ь.ЬЛ=ьКе =(Н), 90 - мах,записываемое число в десятках;ьК ь=ьК сот =(Н 900) =Н 9 10ьК =Н.10" ";ьЛ. Н 9 1011,т.е. ьК=15+9 10 9.10, этаформула справедлива для 3 для =3ьК=15+9 10", для 1.=2 ь К=15. 3 92272входы которых соединены с выходамивходного регистра, вход сброса которого соединен с входом сброса преобразователя и входом сброса сумматора, входом начальной установкисдвигового регистра и нулевым входомтриггера, единичный вход которогоявляется входом пуска преобразователя, тактовый вход сумматора соединен с выходом элемента И, введенытриггер знака, дешифраторы прямого идополнительного кодов и группа элементов ИЛИ, первые и вторые входы которых соединены с сответствующими выходами дешифраторов прямого и дополнительного кодов, информационные входы которых соединены с выходами элементов И группы, а первый и второйуправляющие входы соединены соответственно с единичным и нулевым выходамитриггера знака, выходы элементов ИЛИгруппы соединены с входами сумматора.На чертеже приведена блок-схемапредлагаемого преобразователя.Преобразователь состоит из входного регистра 1, выходы которогосоединены с первыми входами группыэлементов И 2, блока 3 управления,дешифраторов 1 прямого и дополнительного кодов, группы элементов ИЛИ 5,сумматора 6, триггера 7 знака.Один из возможных вариантов блока3 управления содержит элемент И 8,первый вход которого соединен с тактовым входом 9 преобразователя, а35второй -.с выходом триггера 10, сдвиговый регистр 11, Входы триггера 10соединены: единичный - с входом 12пуска преобразователя, а нулевойс входом 13 сброса преобразователя.Выход элемента И 8 соединен с входами синхронизации сдвигового регистра11 и сумматора б,Дешифраторы ч прямого и дополнительного кодов построены из элементов45И, ИЛИ и НЕ и включают в себя дешифраторы, преобразующие десятичный кодв прямой двоичный код для положительных чисел, или иначе называемые дешифраторами прямого кода, и дешифра"ч56торы, преобразующие десятичныи код вдополнительный, или иначе называемыедешифраторами квазиобратного кода,для .отрицательных чисел.Преобразователь работает следующим образом.59Квазиобратным кодом является синтезированный код отдельных разрядовдвоично-,десятичного числа, дающий 3 1при суммировании обратный или дополнительный двоичный код.Если используют в преобразователеи двоичных разрядов, то максимальнозаписываемое число Н=2 +2 +2".Обозначим: Р - прямой двоичныйкод; К - обратный двоичный код; тогда К=Н-Р, Д=К+1, где Д - дополнительный двоичный код.. Х,Х,, Х 1, - прямой, двоичныйкод каждого изразрядов десятично Р.-: Х К=Н-р=Н-ЕХЪ к%1(Н-Х ) - обратный код каждого из1. разрядов десятичного числа.Если суммируют обратные коды дво-ично-десятичных разрядов, то получают следующий результат= ЕН-Р,что превышает значение обратного двоичного кора десятичного числа на (1."-1) Н, т.е. для получения квазиобратного кода уменьшают обратный кодкаждого из разрядов двоично-десятичного числа вобщей сумме на (-1 ) Н.Причем для упрощения преобразователя квазиобратный код единиц (Х)берут равным обратному четырехразрядному коду единиц, что позволяет получить его простым инвертированиемпрямого кода единиц; квазиобратныйкод разрядов Х-Хстроят из техже кодовых комбинаций, что и прямойкод соответствующих разрядов, вследствие чего дешифраторы квазиобратного кода по сложности и числу элементов эквивалентны дешифраторам прямогокода; квазиобратный код разряда Хцравен КкьКкь 1,=К,-5, где К - обратный кодразряда Х ,5 922723 6В данном случае 5 определено для 20 0010100 1101011 получения обратного двоичного кодадесятичного числа. 30, 0011110 11000015=5-1 и соответственно для получения дополнительного двоичного чис 40 0101000 1010111 ла ьК 1 =14+9 10 "9 .1 О" .В качестве примера рассмотрим пре- . 50 0110010 1001101 образование числа 25 в двоичный дополнительный код, т.е. преобразователь для двух десятичных разрядов 1 о=2 +2 +2или 00 1100 1 - прямой. двоичный код15числа 25;1100 110 - обратный двоичный кодчисла 25;1100111 - дополнительный двоич-,ный код числа 25.гоОбратный Квазиобраткод ный код единиц0 0000000 1111111 000 1111 101110 1 1010011 1001001 0 111111 0110101 0101011 0100001 60 0111100 1000011 70 1000110 0111001 80 101000 0101111 Чис- Прямойло код 25 зо Квазиобрат" ный код де 55 сятков 1110001 1100111 00 0000000 1111111 10 000 1010 111010 1 1 0000001 1111110 000 1110 2 0000010 1111101 0001101 3 0000011 1111100 000 1100 00001001111011 0001011 5 0000101 1111010 0001010 6 0000110 11001 0001001 з 5 7 0000 111 1111000 000 1000 8 0001000 1110111 0000111 9 0001001 1110110 0000110Кваэиобратный код единиц полуцается из прямого кода единиц простым инвертированием; т.е. старшие разряды, начиная с 2, равны нулю. 45 24+2+26=112. Н=127-112=15=число, на которое нужно уменьшить обратный код десятков при получении обратного двоичного кода.При получении дополнительного дво о ичного кода кваэиобратный код десятков отличается на 14 от велицины обратного кода десятков.Чис- Прямой Обратныйло код код 90 1011010 0100101 0010111 Проверим правильность квазиобратногокода;20=1011101, 5=0001010 (квазиобратныйкод) 20+5=1011101+0001010=1100111,где совпадает с действительным значением. Этот принцип распространяется ина любое другое число,Записанное двоично-десятичное число в регистре 1 через группу элементов И 2, включаемых в определенные моменть. времени, блоком 3 управленияподается на входы дешифраторов 4. Взависимости от состояния триггера 7,т.е. преобразования положительногоили отрицательного числа, включаютсяте или иные цепи дещифраторов. Бслипреобразуемое число положительно,товклюцаются дешифраторы прямого кода,а если отрицательно, то включаются дешифраторы кваэиобратного кода.Двоичные эквиваленты десятичных разрядов с выходов дешифраторов 4 прямого и дополнительного кодов через груп.пу элементов ИЛИ 5 подаются на сумматор 6. На выходе сумматора 6 получают двоичный код (дополнительный)Знак двоичного дополнительного кода считывают с триггера 7.Запуск блока 3 управления осуществляется подачей импульса на вход 12 пуска, устанавливающего триггер 10 в единичное состояние. С помощью синхроимпульсов, поступающих на вход элемента И 8, .осуществляется управление работой сдвигового регистра 11 и сумматора 6. В начале каждого цикла преобразования младший разряд регистра 11 устанавливается в единичное состояние. Это позволяет опрашивать за один такт одну тетраду регистра 1. После опроса последнейформула изобретения 7 9227 тетрады регистра 1 сдвиговый регистр 11 переводится в нулевое состояние.Эффективность предлагаемого устройства заключается в повышении быстродействия преобразования. 5 Преобразователь двоично-десятично. го кода в двоичный, содержащий вход- О ной регистр, группу элементов И, сумматор, сдвиговый регистр, триггер й элемеыт И, первый вход которого является тактовымвходом преобразователя второй вход соединен с выхо дом триггера, а выход элемента И соединен с входом сдвигового регистра, выходы которого соединены с первыми входами элементов И группы, вторые входы которых соединены с вы ходами входного регистра, вход сброса которого соединен с входом сброса преобразователя и входом сброса сумматора, входом начальной установки сдвигового регистра и нулевым 25 входом триггера, единичный вход которого является входом пуска преобразо 23 8вателя, тактовый вход сумматора сое-,динен с выходом элемента И, о т л ич а ю щ и й с я тем, что, с цельюрасширения функциональных возможностей, заключающихся в обеспечении преобразования как прямых, так и дополнительного кодов, в него введенытриггер знака, дешифраторы прямогои дополнительного кодов и группаэлементов ИЛИ, первые и вторые входыкоторых соединены с соответствующимивыходами дешифраторов прямого и дополнительного кодов, информационныевходы которых соединены с выходамиэлементов И группы, а первый и второй управляющие входы соединены соответственно с единичным и нулевымвыходами триггера знака, выходы элементов ИЛИ группы соединены с входами сумматора.Источники информации,принятые во внимание при экспертизе1, Авторское свидетельство СССР8 226260, кл. 6 06 Г 5/02, 1968.2, Авторское свидетельство СССРИ 637808, кл. С 06 Г 5/02, 1975 (прототип)