Преобразователь линейного позиционного кода в двоичный код

Саез СоветскихСациапистическихРеспублик ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ и 935944(51)М. Кл. 6 06 Г 5/02 Ьеударотвенный комитет СССР вф делам изобретений н открытий(5 Й) ПРЕОБРАЗОВАТЕЛЬ ЛИНЕЙНОГО ПОЗИЦИОННОГО КОДА В ДВОИЧНЫЙ КОД Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении устройств преобразования и кодирования информации, получаемой в многокоорди 5 натных и многодатчиковых системах.Известен преобразователь, содержащий регистр сдвига, счетчик, триг- . гер опроса, триггер управления, элементы И, ИЛИ 11.Недостаток известного преобразо" вателя состоит в необходимости больших аппаратных затрат,Наиболее близким по технической сущности и схемному построению к предлагаемому является устройство преобразования линейного позиционного кода в двоичной код, содержащее сдви" говый регистр, выход младшего разряда которого соединен с информацион ным входом синхронного триггера, двоичный счетчик кодирования, генера" тор импульсов, к выходу которого подключены входы синхронизации сдвиго" вого регистра и триггера и счетный вход двоичного счетчика, управляющий вход генератора импульсов подключен к выходу элемента запрета, сигнальный вход которого соединен с. выходом многовходного элемента ИЛИ, сигнальные входы которого подключены к выходам сдвигового регистра, а вход "Запрет" подключен к выходу триггера. Устройство содержит также формироватьель сигнала записи дан" ных в регистр, вход которого связан с соответствующим входом сдвигового регистра, формирователь сигнала сброса, выход которого соединен с установочным В входом триггера, и блок управления, выход которого для перевода регистра из режима записи в режим сдвига и наоборот) соединен с управляющим входом сдвигового регистра 1 2;Недостатком известного преобразователя является сравнительно невысокое его быстродействие, котороелинейно убывает с увеличением длины кодируемого слова и соответственно с увеличением разрядности Й-сдвигового регистра, вследствие чего среднее время преобразования, обеспечиваемое известным устройством при кодировании слов, содержащих одну единицу в позиционном коде, оказывается равным Т,1=0 5(1 фй) (1/Гс) где Г - частота тактовых (сдвигающих)о импульсов, Сравнительно большое время преобразования известного устройства существенно сужает область его применения, поскольку средняя скорость кодирования данных с многодатчиковых систем при этом характерном для практики случае в лучшем случае оказывает. ся порядка, 0,5 мГц/1 б-разрядное сло во, что вынуждает в целом ряде практических случаев переходить либо к 20 более быстродействующим способам преобразования кодов, либо к использованию разравнивающего буфера с вытекающим отсюда, как правило, отказом от асинхронного способа считыва Ю ния данных с многодатчиковых систем.1Целью изобретения является повышение быстродействия.Поставленная цель достигается тем, что в преобразователь линейного позиционного кода в двоичный код, содержащий первый сдвиговый регистр, первый и второй триггеры, двоичный счетчик, выходы которого являются информационными выходами, преобразователя,Эй генератор импульсов, элемент 2 НЕ-ИИ, первый элемент И и многовходовой элемент ИЛИ, первый вход которого соединен с выходом младшего разряда пер 40 ного сдвигового регистра и управляющим входом первого триггера, единичный выход которого соединен с первым инверсным входом элемента 2 НЕ-ИИ, прямой вход которого соединен с выходом многовходового элемента ИЛИ, выход которого является управляющим выходом преобразователя, а выход элемента 2 НЕ-ИИ соединен с управляющим входом генератора импульсов, выход которого через первый элемент И соединен с синхровходом первого триггера, счетным входом двоичного счетчика и с входом сдвига первого регистра сдвига, выходыразрядов которого соединены с первой Я группой входов многовходового элемента ИЛИ, а информационные входы регистра сдвига являются первой группой информационных входов преобразователя введены второй регистр сдвига, управляющий триггер, анализатор линейного позиционного кода, первый и второй переключатели режимов, элемент ИЛИ и второй элемент И, выход которого соединен с управляющим входом первого сдвигового регистра, первый вход соединен с выходом младшего разряда второго сдвигового регистра, первым управляющим входом управляющего триггера и с вторым входом многовходового элемента ИЛИ, второй вход второго элемента И соединен с нулевым выходом второго триггера, единичный выход ко-. торого соединен со вторым управляющим входом управляющего триггера, синхровход которого соединен с выходом генератора импульсов и с входом сдвига второго регистра сдвига, разрядные выходы которого соединены со второй группой входов многовходового элемента ИЛИ, первая группа информационных входов второго регистра сдвига соединена со второй группой информационных входов преобразователя, третья группа информационных входов преобразователя соединена со второй группой информационных входов второго регистра и первой группой входов анализатора линейного позиционного кода, вторая группа входов которого соединена с первой группой информационных входов преобразователя, а выходы анализатора линейного позиционного кода соединены с управляющими входами второго триггера, единичный выход управляющего триггера соединен со вторым инверсным входом элемента 2 НЕ-ИИ и через первый переключатель режимов с первым входом элемента ИЛИ, второй вход которого соединен с выходо старшего разряда двоичного счетчика, а выход элемента ИЛИ является старшим разрядом информационного выхода преобразователя, вход сброса которого соединен с входом сброса первого триггера и через второй переключатель режимов со входом сброса управляющего триггера, а управляющий вход преобразователя соединен с входами задания режимов работы первого и второго регистров сдвига, с синхровходом второго триггера и с входом сброса двоичного счетчика, а также тем, что в нем анализатор линейного позиционного кода содержит два элемента ИЛИ,выходы которых являются выходами анализатора линейного позиционного кода. первая группа входов которого соединена с первой группой входов первого элемента ИЛИ, вторая группа входов которого соединена с первой группой входов второго элемента ИЛИ первая и вторая группы входов которого являются второй группой входов анализатора линейного позиционного 1 О кода.На фиг. 1 представлена блок-схема . предложенного преобразователя линейного позиционного кода в двоичный код для случая 16-разрядного позиционного кода (п=4); на фиг. 2 " блок-схема анализатора линейного позиционного,кода.Преобразователь содержит 16-раз . рядный сдвиговый регистр (п=4), со стоящий из двух (1-ого и 2-го)восьми- разрядных регистров со своими независимыми входами управления, первый триггер 3, счетчик 4, генератор импульсов 5, элемент 2 НЕ-ИИ 6, много входовый элемент ИЛИ 7, первый управляющий вход 8 преобразователя, вход сброса 9, анализатор 10 линейно го позиционного кода, второй триггер 11, первый и второй элементы О И 12 и 13, элемент ИЛИ 14, первый и второй переключатели режимов 15 и 16 третий триггер 17. Входной код посту, пает на преобразователь через инфор" мационный вход 18 преобразователя, выходной код формируется на выходах преобразователя, а сигнал запроса информации на управляющем выходе 20 преобразователя. Анализатор 1 О позиционного кода ( фиг.2) построен на 40 двух элементах ИЛИ 21 и 22, а переключа"тели 15 и 16 в этом случае могут быть выполнены в виде перемычек, при этом для .конкретности даны обозначения входов управления сдвигового регистра при менительно к универсальному сдвиговому регистру типа -155 ИР 1, а именно; Ч 4 - последовательный вход регистра, С - вход синхронизации для режима записи данных в регистр, С- вход о синхронизации для режима сдвига содержимого регистра, М- вход управления режимом работы регистра.Устройство работает следующим образом.В момент занесения в сдвиговые регистры 1 и 2 входных данных, представленных в линейном позиционном коде, по управляющему входу 8 сигнал для записи данных одновременно поступает на вход синхронизации триггера 17, задающего режим перестройки преобразователя. В случае, когда на оба информационных входа этого триггера 17 от анализатора 10 поступают единичные уровни, то триггер режима взводится и блокирует при этом триггер 11, а с другой стороны - отпирает элемент И 12, благодаря чему содержимое сдвигового регистра 2 в такт со сдвигающими импульсами от генератора 5 передается в сдвиговый регистр 1. Таким образом, преобразователь в этом случае работает аналогично известному устройству,.а именно - по достижении лидирующей единицы первого разряда сдвигового регистра и соответственно при срабатывании от следующего тактового импульса триггера 3 единичный уровень с его выхода поступает на первый вход запрета элемента 7 и через элемент 6 блокирует дальнейшую работу генератора тактовых импульсОв 5 е При этОм на выходах счетчика 4 устанавливается двоичный код соответствующего раз" ряда линейного позиционного кода.После считывания в накопитель (ЗВМ) этого двоичного кода по входу 9 на установочный К вход триггера 3 поступает сигнал сброса,в результате чего снимается "Заорет" с элемента 7. Если при этом в сдвиговых регистрах 1-2 все еще содержатся единицы, то это вновь ведет к появлению разрешаю" щего уровня на выходе элемента 7 и соответственно к включению генерато"ра 5. После окончания преобразования1каждого слова от многовходового эле" мента ИЛИ 7 подается сигнал на управ ляющий выход .20, в ответ на который через вход 8 поступит разрешающий уровень для генерации сигнала записи позиционного кода уже следующего слова, посредством которого одновременно осуществляется установка счетчика 4 в начальное состояние. В случае, если при занесении новых данных в сдвиговые регистры, отанализатора 1 О на хотя бы один издвух информационных входов триггерарежима 17 поступает нулевой уровень, то преобразователь переходит в режим раздельного кодирования с помощью двух уже независимых в этом случае регистров 1 и 2. Нулевойсигнал с прямого выхода триггера17 в этом случае блокирует элемент12, так цто содержимое второго регистра уже не может быть передано( сдвинуто ) в первый регистр 1 в течение всего цикла преобразования. Вто же время триггер режима 17 вэтом случае снимает блокировку совторого информационного входа триггера 11, в результате чегодополнительно введенный триггер 11 начинает выполнять те же функции, что итриггер 3, но только для логическихединиц второй половины позиционногокода, выводимых иэ 9- Щ +1)-ого разряда сдвигового регистра, Одновременно триггер 11 в этом случае выполняет функции датчика сигнала переноса. к старшему разряду двоичногокода для логических единиц старшей 20половины позиционного кода, которыеи обуславливают срабатывание триггера 11. При срабатывании триггера1 единичный уровень с его прямоговыхода приводит к останову генератора импульсов 5 и одновременно черезвторой переключатель 16 поступаетна вход элемента ИЛИ 14. Таким образом, если, например, срабатываниетриггера 11 происходит от логичес" ЗОкой единицы в 14"ом разряде линейного позиционного кода, то двоичныйсчетчик 4 просчитывает при этом лишь6 импульсов, и на его выходах (приначальной установке счетчика в нуле- З 5вое состояние) устанавливается двоичный код 0110. Благодаря искусственному приданию к этому коду черезэлементы 16 и 14 сигнала переноса навыходах преобразователя устанавли овается код 1110, отвечающий разрядности преобразуемого линейного позиционного кода. Принципиальным моментом для пред 45 лагаемого устройства является обеспецение такого режима, при котором в случае. наличия в позиционном коде нескольких логИческих единиц осуществляется строго упорядоченное преобразование в двоичный код номеров по 50 зиционного кода в порядке возрастания их весов. Это обеспечивает анализатор структуры линейного позиционного кода 10 фиг,2). В случае если одновременно от,8-входовых элементов ИЛИ 22 и 21, на которых строится анализатор 10, поступают единичные уровни, то преобразователь рабо. тает в обычном режиме. Если же, например, в позиционном коде содержатся две единицы во 2-ом и 13-ом его разрядах, то преобразование осуществляется раздельно-сначала передается код 0010, а затем после сброса триггера 3 и повторного запуска преобразователя на выход передается код 1101.При подобном построении анализатора исключается возможность одновременного срабатывания обоих триггеров 3 и 11, поэтому переключатели режимов в этом случае могут быть выполнены в виде перемычек. В еще большей степени уменьшение вероятности работы преобразователя в обычном режиме достигается при сужении "эоны охвата" анализатора 10, т,е. при отключении (обесточивании)1-ой входной клеммы у элемента ИЛИпри одновременном отключении от 14-разрядного параллельного входа сдвигового регистра восьмого сигнального входа у элемента ИЛИ 21. В этом случае оба переключателя 15 и 16 выполняются в виде элементов запрета-элемент 16 для обеспечения приоритетной передачи в накопитель данных от первого регистра, а элемент 15 - для обеспечения селективного сброса триггера 3 после считывания этих данных. Для обеспечения селективного сброса триггера 3 в ситуации, когда в режиме раздельного кодирования одновременно срабатывают оба триггера 3 и 111 вводится четвертый синхронный триггер ( не показан) с логикой 2 И на информационных входах, каждый из входов которого соединен с прямым выходом триггеров 3 и 11. При этом вход.синхронизации этого цетвертого тактируемого триггера управляется сигналами сброса со входа 9. Во всех вариантах обеспечение высокой помехоустойчивости работы преобразователя достигается за счет выполнения синхронного триггера 17 в виде триггера Д-Ч типа (фиг.2), у которого информационный Ч-вход соединяется с входом 8, на котором (в зависимости от типа используемого сдвигового регистра ) вырабатывается сигнал задания режима сдвига содержимого регистров 1-2. В частностипри использовании сдвигового регистра с двумя независимыми входами синхронизации- один для режима записи, а другой длярежима сдвига содержимого регистра(как, например, у сдвигового регистра типа 155 ИР 1), Ч-вход синхронноготриггера 17 соединяется непосредственно с, тем выходом триггера 17, который соединен с Ч-управляющим входом сдвигового регистра, Таким образом, при задании от триггера 17 навходы Ч сдвиговых регистров 1-2 нулевого уровня, при.котором регистрпереводится в режим сдвига своего содержимого, одновременно за счет блокировки при этом триггера 17 по егоинформационному входу У исключаетсякакая-либо воэможность случайной переустановки этого триггера в течениевсего цикла преобразования,Сопоставительные эксперименталь"ные испытания предлагаемого преобразователя линейного позиционного кодав двоичной код с известным преобразователем, выполненных на основе микросхем одного и того же типа (155 серия)показывают надежную и помехоустойцивую работу предлагаемого коди"ровщика вплоть до той же предельнойчастоты следования тактовых импульсов(с той же скважностью - 1/3), при которой в известном преобразователе1 уже начинают иметь место сбоиТаким образом в. условиях обеспеченияпредлагаемым преобразователем тойже рабочей тактовой частоты сдвигаю"щих импульсов, что и в известномзасчет нового принципа шифрации впредлагаемом устройстве скоростьпреобразования линейного позиционного кода одиночных событий в двоичный код возрастает вдвое. При этомблагодаря сохранению в предлагаемомпреобразователе (при подключении кнему стандартного блока со вторымдвоичным счетчиком) возможности од-:.новременного кодирования также числа подряд следующих единиц в смежных разрядах позиционного кода сох"раняется также одно из основных достоинств преобразователя на основесдвигового регистра - возможность ускорения передачи данных и уменьшенияобъема занимаемой памяти при шиф"рации "кластерных" событий, когдапопадание заряженной частицы в мно"гопроволоцный детектор, например,при ее наклонном прохождении черездетектор приводит к срабатыванию нескольких подряд следующих каналов ре"гистрации. Вместе с этим; посколькувероятность того, что одновременно 1 О 15 20 25 30 35 40 45 50 55 попадание двух и тем более трех заряженных частиц в одну и ту же опрашиваемую группу иэ двух датчиков(обычно п=4 или 5) на практике достаточно мала (так как их регистрация производится лишь во время строб-импульса длительностью порядка 60 нс, а сама зона охвата одной группой составляет всего несколько сантиметров), то и в случае наличия в общем массиве обрабатываемых данных подобного типа слов с "раэнесенны,1 и" единицами в целом средняя скорость преобразования данных, обеспечиваемая предлагаемым устройством по отношению к известному, практически вдвое выше. Действительно предлагаемый преобразователь работает в таком же режиме что и известный лишь в том слуцае, когда разнесенные между собой единицы содержатся как в первой половине линейного позиционного кода (т,е. до 2" его -разряда); так и одновременно в третьей его четверти, т,е. с ( 2" +1) по 3 2 его разрядах. Между тем наиболее ощутимый выйгрыш в скорости преобразования, т,е. в цисле сдвигающих тактов, соответствует такой ситуации, когда единицы в линейном позиционном коде разнесены между собой на значительное число разрядов,. например, когда единица размещена в первой четверти позиционного кода, а вторая находится в последней четверти преобразуемого кода, Именно при такой структуре линейного позиционного кода, когда наиболее важно выиграть во времени преобразова" ния, в предлагаемом преобразователе происходит его перестройка, и без использования каких-либо блокировочных обратных связей происходит раздельная и "одновременная" шифрация обоих событий, Более того усиление положительного эффекта прй преобразовании подобных структур линейного позиционного кода может быть в еще большей степени усилено при дополнительном использовании в анализаторе линейного позиционного кода уже добавоцных элементов 2 ф ЪЛИ"НЕ для анализа взаиморасположения:единиц внутри "запретной зоны" во 2-) четвертях линейного позиционного кода и в последней его четверти до 2"- 1 разряда.Увеличеиие средней скорости кодирования в предлагаемом преобразователе" практически вдвое при сохране11 9359 нии в целом достоинств устройств кодирования на основе сдвигового регистра и двоичного счетчика существенно расширяет область их применения для решения практических задач 5 экспериментальной физики. Формула изобретения 1. Преобразователь линейного позиционного кода в двоичный код, содержащий первый сдвиговый регистр, первый и второй триггеры, двоичный счетчик, выходы которого являются информационными выходами преобразо-. 1 Б вателя; генератор импульсов, элемент 2 НЕ-ИИ, первый элемент И и многовходовый элемент ИЛИ, первый вход которого соединен .с выходом младшего разряда первого сдвигового регистра и управляющим входом первого триггера, единичный выход которого соединен с первым инверсным входом элемента 2 НЕ"ИИ, прямой вход которого соединен с выходом много входового элемента ИЛИ, выход которого является управляющим выходом преобразователя, а выход элемента 2 НЕ-ИИ соединен с управляющим входом генератора импульсов, выход кото З 0 рого через первый элемент И соединен с синхровходом первого триггера, счетным входом двоичного счетчика и с входом сдвига первого регистра сдвига, выходы разрядов которого соединены с первой группой входов многовходового элемента ИЛИ, а информационные входы регистра сдвига являются первой группой информационных входов преобразователя, о т и и ч а ю щи й с я тем, что, с целью увеличения быстродействия,фв него введены второй регистр. сдвига, управляющий триггер, анализатор линейного позиционного кода, первый и второй45 переключатели режимов элемент ИЛИ и второй элемент И, выход которого соединен с управляющим входом первого сдвигового регистра, первый вход соединен с выходом младшего разряда второго сдвигового регистра, первым50 управляющим входом управляющего триггера и с вторым входом многовходового элемента ИЛИ, второй вход второго элемента И соединен с нулевым выходом второго триггера единичный выход которого соединен с вторым управляющим входом управляющего триггера, син 44 12хровход которого соединен с выходомгенератбра импульсов и с входом сдвига второго регистра сдвига, разрядные выходы которого соединены с второй группой входов многовходового элемента ИЛИ, первая группа информационных входов второго регистра сдвигасоединена с второй группой информационных входов преобразователя, третьягруппа информационных входов преобразователя соединена с второй группой информационных входов второго регистра и первой группой входов анализатора линейного позиционного кодавторая группа входов которого соединена с первой группой информационныхвходов преобразователя а выходы анализатора линейного позиционного кодасоединены с управляющими входами второго триггера, единичный выход управляющего триггера соединен с вторыминверсным входом элемента 2 НЕ-ИИи через первый переключатель режимовс первым входом элемента ИЛИ, второйвход которого соединен с выходом старшего разряда двоичного счетчика, авыход элемента ИЛИ является старшимразрядом информационного выхода преобразователя, вход сброса которогосоединен с выходом сброса первоготриггера и через второй переключательрежимов с входом сброса управляющеготриггера, а управляющий вход преобразователя соединен с входами задания режима работы первого и второгб регистров сдвига, с синхровходомвторого триггера и с входом сбросадвоичного счетчика.2. Преобразователь по п.1, о т л ич а ю щ и й с я тем, что в нем анализатор линейного позиционного кодасодержит два элемента ИЛИ, выходыкоторых являются выходами анализаторалинейного позиционного кода, перваягруппа входов которого соединена спервой группой входов первого элемента ИЛИ, вторая группа входов которого соединена с первой группойвходов второго элемента ИЛИ, перваяи вторая группы входов которого являются второй группой входов анализатора линейного позиционного кода,Источники информации,принятые во внимание при экспертизе1. "Приборы и техника эксперимента". 1977, Р 4, с. 97, рис. 2,2. "Приборы и техника эксперимента". 1976, Г 3, с. 58, рис. 2.935944 Составитель М. Аршавский Повхан Техред КМыцьо Корректор И. МусРеда Заказ илиал ППП ффПатентф, г. Ужгород, ул. Проектна 3/52 Тираж 13 ИИПИ Государственн по делам изобретен 3035, Москва, НПодписноего комитета СССРй и открытийРауаская наб., д.