Преобразователь кода одной позиционной системы счисления в другую

(21)3242430/18 ено 12,128нением э вки М 9 06 Р 5/ осударственнын комите СССР по делам изобретений н открытий"фруотвд рдена Ленина институт кибернетики АН Киевское отделение Всесоюзного госу рдена Ленина и ордена Октябрьской Ре института ТеплоэлектропроУкраинской ССРарственногоолюции проектнкт 71) Заявите о 4) ПРЕОБРАЗОВАТЕЛЬ КОДА ОДНОЙ ПОЗИЦИО СИСТЕМЫ СЧИСЛЕНИЯ В ДРУГУЮ по но н 15 Изобретение относится квычислительной технике и может быть использовано при построении арифметических устройств, выполняющих операции над числами, представленными в позиционных избыточных системах счисления.Известен преобразователь кодов, содержащий регистр преобразуемого числа, регистр результата и блок управления 1.Недостатки известного устройства состоят в невозможности преобразования кодов из избыточной позиционной (г, к) системы счисления в позицио ную систему с основанием г и относительно большой объем аппаратуры.Наиболее близким к предлагаемому по технической сущности и схемному построению является преобразователь кодов из одной позиционной системы счисления в другую, содержащий регистр входного кода, последовательно соединенные первый и второй триг.- геры частного, одноразрядный сумматор, блок управления и регистр результата 123.Недостаток данного устройства также состоит в невозможности преобразования кодов иэ избыточной позиционной (г., к) системы счисления в зиционнув систему счисления с ос-.ванием г.Целью изобретения является расширение функциональных воэможностей, заключающихся в преобразовании кода иэ избыточной (г, к)-ичной системы счисления в позиционную систему счисления с основанием г.Поставленная цель достигается тем, что в преобразователь кода одной позиционной систеьы счисления в другую, содержащий регистр входного кода, последовательно соединенные Первый и второй триггеры частного, одноразрядный сумматор, блок управления и регистр результата, информационный вход которого соединен с выходом одноразрядного сумматора, первый вход которОго соединен с выходом второго триггера частнож входы сдвига регистра входного числа и регистра результата соединены с выходом подготОвки цикла блока управления, выход разрешения приема исходного числа которого .соединен с управляющим входом регистра входного числа, введены формирователь эквивалента разряда .входного кода, триггер остатка и реверсивный счетчик циклов, тактовый вход которого/58Тираж.7ВНИИПИ Государстпо делам изоб 113035, Москва, Ж1 Подписенного комитета СССРетений и открытийРаушская наб д. 4/550 соединен с выходом подготовки цикла блока управления и управляющим входом первого триггера частного, информационный вход которого соединен с выходом частного формирователя эквивалента разряда входного кода, 5 выход остатка которого соединен с управляющим входом триггера остатка, информационный вход соединен с выходом регистра входного кода, выход готовности формирователя эквивалента 10 разряда входного кода соединен свходом управления суммированием блока управления, вход разрешения преобразования которого соединен с выходом реверсивного счетчика циклоВ, вход 5 пуска формирователя эквивалента разряда. входного кода соединен с выходом пуска формирователя блока управления, выход разрешения суммирования которого соединен с управляющими входами второго триггера частного и триггера остатка, выход которого соединен со вторым входом одноразрядного сумматора.При этом в преобразователе формирователь эквивалента разряда входного кода содержит регистр -ичного разряда, М-ичный сумматор, схему сравнения, счетчик, блок местного управления, вход пуска которого является входом пуска формирователя эквивалента разряда входного кода, вход готовности формирователя блока местного управлениясоединен выходом "Меньше" схемы сравнения с управляющими входами регистра (-ичного .разряда и счетчика и является выходом готовности формирователя эквивалента разряда выходного кода, выходы частного и остатка которого соединены с выходами счетчика и ре .гистра М-ичного разряда соответственно, выход регистра М-ичного разряда соединен с первыми входами схемы сравнения и 1-ичного сумматора, вторые входы которых соединены с 45 входом г -ичной константы, выход "Больше или равно" схемы сравнения соединен с входом подготовки цикла блока местного управления, выход пуска которого соединен со входом опроса схемы сравнейия, а выход сброса - со входами сброса счетчика и 1-ичного сумматора, выход которого соединен с первым информационным входом регистра к-ичнОго раз ряда, второй информационный вход которого является информационным входом формирователя эквивалента разряда входного кода.Кроме того, в преобразователе блок управления содержьГт первый и 60 второй элементы И, первый и второй элементы задержки, первый и второй . усилители и элемент ИЛИ, первый вход которого является входом пуска блока управления, второй вход 65 соединен с выходом первого элемента И, а выход является вы-ходом сигнала приема входногочисла блока управления и черезпервый элемент задержки соединен С "выходом сигнала пуска формирователяблока управления, выход первого усилителя является выходом разрешениясуммирования блока управления и через второй элемент задержки соединен с первыми входами первого и второго элементов И и является выходомподготовки цикла блока управления,выход второго элемента И через второй усилитель соединен с выходом кон.ца преобразования блока управления,вход разрешения преобразования которого соединен со вторыми входами первого и второго элементов И.Причем в преобразователе блокместного управления содержит три.элемента ИЛИ, усилитель и элемент задержки, первый и второй элементы И,первые входы которых соединены с выход м первого элемента ИЛИ, являющегося выходом пуска формирователя блока местного управления, вторые входыпервого и второго элементов И являются соответственно входом подготовки цикла и входом окончания работыформирователя .блока местного управления, вход пуска которого соединен с первым входом .первого элемента ИЛИ, а выходы первого и второгоэлемента И через второй и третийэлементы ИЛИ соединены соответственно с выходами сброса блока местногоуправления, выход первого элемента И через усилитель соединен с выходом готовности формирователя блока местного управления, а выходвторого. элемента И через элемент задержки соединен со .вторым входомпервого элемента ИЛИ.УПозиционные избыточные (г, к)системы счисления характеризуютсятем, что в случае, когда г2,г + 1 при выполнении суммирования не возникает сквозной перекос.Использование этого свойства позво-,ляет повысить эффективностЬ выполнения арифметических операций.Необходимость в преобразованииинформации из избыточной (г, ) системы счисления в систему счисленияс основанием г возникает при смешанном выполнении операций переработки информации в указанных системахсчисления, а также в связи с представлением ее в виде, удобном длясовместной работы с другими устройствами дискретного действия.При создании дискретных устройствработающиХ .в позиционных избыточных (г, 1 с) системах счисления, исходя из соображений экономии ап-.паратурных затрат; стремятся к выбору минимально допустимых значений г и кАнализ показывает, что при выборе значений г и Е в соответствии с соотношением 13 од(-1) с 2, получаемые при этом избыточные (г, к) системы счисления допускают эффективную реализацию на основе однотипных элементных структур, независимо от выбора конкретных знаений г и 1 с.Расширение функциональных возможностей преобразователя кодов достигается в результате учета специфики представления числовой информациив позиционных избыточных (г, ) системах счисления. Специфика представления информации проявляется в том, что в (г, к) системах счисления используется не один модуль, как в традиционной позиционной системе, а два: основание системы счисления (г) и эначнос 1 ь представления информации (Е)Особенность преобразования кода в позиционной избыточной (г, Е) системе счисления в код в позиционной системе счисления с основанием г в предлагаемом. устройстве заключается в тбм, что каждый разряд.преобразуемого числа последовательно, начиная с младших разрядов, делится на величину г. Деление выполняется по основанию М, а получаемый остаток и частное рассматриваются как числа в г-ичной системе счисления. Остаток от деления, полученный в -ом цикле, суммируется в г-ичной систем счисления с частным, полученным в 1-ом цикле. Результат суммирования представляет собой цифру 1-го разряда преобразованного числа. Пример преобразования числа 7895, представленного в (г 1) системе счисления при г = 4, 1 с = 10.в число, представленное в системе счисления с основанием г = 4, показан в таблице.Преобразованное число в системе счисления соснованием г = 4 равно 21221Проверка78954 о = 7 ф 4 + 84 + 94 + + 5 = 61721221 = 2)4 + 1,4 + 2,4 + +2,4 + 1 = 617.На Фиг.1 представлена структурная схема преобразователя кодов; на фиг.2 - Функциональная схема формирователя, входяшего в состав преобразователя кодов; на фиг.3 - принципиальная схема узла местного управления формирователя; на фиг.4 принципиальная схема блока. управления преобразователя кодов.Преобразователь кодов содержит регистр 1 входного кода, Формирователь 2 эквивалента разряда входного кода, первый триггер 3 частного,второй триггер 4 частного, однораз -рядный сумматор 5, работающий вг-ичной системе счисления, регистр брезультата, триггер 7 остатка, реверсивный счетчик 8 циклов, блок 9управления, вход 10, соединяющийвход блока -9 управления с первым управляющим входом регистра 1 преобразуемого числа, вход 11, соединяющий выход подготовки цикла блока 9 10 управления с управляющим входом регистра 1. Вход 12 пуска формирователя 2 соединен с выходом пуска Формирователя блока 9 управления,вход 13 первого триггера 3 частно го - с выходом подготовки циклаблока 9 управления, управляющие вхо-.ды 14 и 15 триггеров 4 и 7 - с выходом разрешения суммирования. блока 9 управления, управляющий вход" 16 20 регистра б результата и тактовыйвход 17 реверсивного счетчика цикла - с выходом подготовки циклаблока управления, выход 18 реверсивного счетчика 8 циклов - с входомразрешения преобразования блока 9управления, вход 19 формирователя 2 - с выходом младшего разрядарегистра 1, информационный вход 20триггера 3 - с выходом частного формирователя 2, информационный вход 21триггера 7 - с выходом остатка Формирователя 2, выход 22 готовностиФормирователя 2 - с входом управления суммированием блока 9 управления, выход 23 триггера 3 частного З 5 с информационным входом триггера 4частного, выходы 24 и 25 триггеров 4 и 7 - с первым и вторым входами одноразрядного сумматора 5 соответственно, выход 26 одноразрядного40сумматора 5 - с входом младшего разряда регистра 9 результата.Регистр 1 содержит .и М-ичных разрядов, регистр б - (и + 1) г-ичных 45 разрядов. счетчик 8 циклов содержит1 Род (и + 1)( двоичных разрядов.В исходном положении регистр 6находится в нулевом состоянии, .в регистре 1 находится код преобразуе мого числа а в счетчике 8 записанкод числа и + 1.Преобразователь кодов работаетследующим образом.Преобразователь входного кода,представленного в позиционной избы точной (г, е) системе счисленйя,происходит за и + 1 циклов.В -м цикле ( = 1 и + 1)под действием управляюцего имцульса,поступающего на вход 10 с блока 9 уп равления, .значение младшего разрядарегистра 1 поступает на вход 19 формирователя 2. Формирователь 2 образует остаток и частное от деления зна,чения -го разряда регистра 1 на зна.65чение освоения системы счислений гОстаток от деления через выход 21 пе.реписывается в г-ичный триггер 7 остатка, а частное от.деления по выходу 20 переписывается в первый г-ичный триггер 3 частного. Одновременно с поступлением информации по выходам 20 и 21, с выхода 22 формирователя 2 на вход блока 9 управленияпоступает сигнал об окончании работы Формирователя 2. Под действием управляющих импульсов, поступающих по 10входам 14 и 15 с блока 9 управленияна управляющие входы триггера 7 остатка и второго г-ичного триггера 4частного, происходит суммированиекодов этих триггеров. В первом цикле значение триггера 4 всегда равнонулю, а в о + 1-ом цикле значениетриггера 7 всегда равно нулю. Выходы 24 и 25 триггеров 4 и 7 поступают на одноразрядный сумматор 5,причем суммирование кодов осуществляется в г-ичной системе счисления.Результат суммирования с выхода 26переписывается в младший разряд регистра б результата. Под действиемуправляющих импульсов, поступающихс блока 9 управления на входы 13,16, 11 и 17 осуществляется соответственно перепись содержимого триггера 3 в триггер 4, сдвиг влево наодин г-ичный разряд кода регистра б,сдвиг вправо на один к-ичный разряд кода регистра 1, а также уменьшение на единицу значения реверсивного счетчика 8 циклов. На этом выполнение )-го цикла работы преобразователя кодов заканчивается. Если значение счетчика 8 не равняетсянулю, то на вход блока 9 управленияс выхода 18 поступает сигнал, поддействием которого блок управления 40формирует управляющую последовательность импульсов следующего циклаработы преобразователя кодов.В и + 1-ом цикле значение счетчика 8 становится. равным нулю и с 45выхода 18 не поступает сигнала, разрешающего дальнейшую работу блока 9управления. Работа преобразователякодов заканчивается.Формирователь 2 эквивалента разряда входного кода (фиг.2 ) содержитрегистр 27 М-ичного разряда, Е-ичный сумматор 28 обратного кода, работающий в М-ичной системе счисления,схему 29 сравнения, счетчик 30,блок 31 местного управления, выход,32 одноразрядного сумматора 28 соециненный с первым входом регистра 27,Постоянное значение г, представленное обратным кодом, подается на пер"вый вход 33 сумматора 28, второй60вход 34 которого соединен с выходомрегистра 27, вход,35 схемы 29 сравнения соединен с выходом регистра 27. Постоянное значение г подается на вход 36 схемы 29 сравнения. 6 Ь Вход 37 сброса счетчика ЗО соединен, с выходом сброса блока 31 местного управления, входы 38 - 40 соединяют выход "Меньше" схемы 29 сравнения соответственно с управляющим входом регистра 27, управляющим ,входом счетчика 30, входом пуска блока 31 местного управления, вход 41 подготовки цикла блока 31 местного управления соединен с выходом "Больше или равно" схемы 29 сравнения, вход 42, сброса сумматора 28 соединен с выходом сброса блока 31 местного управления, выход 43 пуска блока 31 местного управления соединен с входом опроса схемы 29 сравнения.формирователь 2 эквивалента входного кода работает следующим образом.В начальном состоянии работы формирователя в регистре 27 находится код младшего разряда регистра 1 преобразуемого числа. ОДноразрядный сумматор 28 и счетчик 30 находятся в нулевом состоянии. Работа формирователя происходит под действием управляющего импульса, поступающего с блока управления (фиг.1) по выходу 12 на третий вход блока 31 местного управления.По первому управляющему сигналу, поступающему с блока 31 местного управления по выходу 43 на схему 29 сравнения, происходит сравнение кода регистра 27 с постоянным значением г. Код регистра 27 поступает на вход 35 схемы 29 сравнения, а постоянное значение г подается на вход 36 схемы сравнения.Если код регистра 27 меньше, чем значение г основания системы счисления, то с выхода "Меньше" схемы 29 сравнения по входам 38 и 39 поступают сигналы на управляющие входы регистра 30. Под действием этих сигналов осуществляется передача кода регистра 27 в триггер 7 остатка, а также перепись содержимого счетчика 30 в первый триггер 3 частного (Фиг.1). Одновременно с сигналами, передаваемыми по входам 38 и 39, с выхода "Меньше" схемы 29 сравнения по входу 40 поступает сигнал в блок местного управления. Этот же сигнал поступает в блок 9 управления (фиг.1 ) и свидетельствует об окончании работы формирователя.Если же код регистра 27 больше или равен г, сигнал об этом ко входу 41 поступает на вход блока 31 местного управления. Под действием этого сигнала в блоке 31 местного управления формируются сигналы, поступающие по входам 37 и 42 соответ".твенно на информационный. вход счетчика 30 и на управляющий вход одноразрядного сумматора 28, Под действием этих сигналов увеличиваетсязначение счетчика 30 на единицу, а всумматоре 28 осуществляется сложениезначения регистра 27 (превышает илиравно г) с обратным кодом .постоянного значения г, т.е. вычитание иззначения регистра 27 значения г. Результат суммирования на выходе 32представляет собой положительноечисло и записывается в регистр 27. 1 ОНа этом работа формирователя в )-омтакте= 1, 2,.,) заканчивается.Следующий+ 1 такт работы формирователя снова начинается со сравнения нового значения регистра 27 созначением г. Это сравнение происходит под действием управляющего импульса, поступающего с выхода 43блока 31 местного управления на схему 29 сравнения.Работа формирователя происходитдо тех пор, пока значение регистра27 становится меньше, чем постоянное значение основания системы счисления. При этом с выхода "Меньше"схемы 29 сравнения на входы 38 и 39регистра 27 и счетчика 30 поступаютуправляющие сигналы, под действиемкоторых осуществляется перепись содержимого регистра 27 и счетчика 30соответственно в триггер 7 остаткаи триггер 3 частного. Одновременнос сигналами, передаваемыми на входы 38 и 39, с выхода Меньше" схемы 29 сравнения на вход 40 поступает сигнал в блок местного управления. Под действием этого сигналаблок 31 местного управления формирует управляющий сигнал, поступающиена входы 37 и 42 и устанавливающий внулевое состояние счетчик 30 и сум-. 40матор 28 соответственно. Сигнал,поступающий на вход 40, поступает вблок 9 управления (фиг.1 ) и свидетельствует об окончании работы формирователя. 45Блок местного управления (фиг.З)содержит элемент ИЛИ 44, элемент И45, усилитель 46, элемент И 47,элемент 48 задержки, вход 49 эле-.мента И 45, соединенный с выходомэлемента ИЛИ 44, выход 50 элемен 50та И 45, соединенный с входом усилителя 46 и с входами элементов ИЛИ51 и 52, выходы 53 и 54 которыхсоединены со входами 37, 42, выход 55 элемента И 47 соединен с входом элемента 48 задержки, выход 56которого соединен со вторым входомэлемента ИЛИ 44, вход 57 элемента И47 соединен с выходом элемента ИЛИ 44.Работа блока местного управления 60заключается в выработке управляющей последовательности сигналов, необходимых для работы, формирователя.Работа блока местного управления начинается под действием сигнала, по ступающего по входу 12 с блока управления преобразователем кодов(фиг.1 ). Этот сигнал поступает навход элемента ИЛИ, с выхода которого в формирователь поступает первый управляющий сигнал на вход 43.Если со схемы 29 сравнения формирователя проходит. сигнал на вход 40,то с выхода элемента И 45 в формирователь поступают управляющие сигналы с выходов элементов ИЛИ 51 и 52.Эти сигналы устанавливают в нулевоесостояние счетчик 30 и сумматор 28.Сигнал с выхода 50 элемента И 45поступает на усилитель 46, с выходакоторого в преобразователь кодов(фиг.1) поступает сигнал об окончании работы формирователя 2.Если со .схемы 29 сравнения- формирователя приходит на вход 41 сигнал, то с выхода элемента И 47 сигнал проходит через элемент 48 задержки и вызывает формирование управляющих сигналов следующего так- .та работы формирователя 2.Блок 9 управленияфиг,4) содержитэлемент ИЛИ 58,элемент 59 задержки,усилитель 60, элемент 61 задержки,элементы И 62 и 63, усилитель 64,вход 65 пуска, выход 66 элемента ИЛИ58, соединенный со входом элемента 59.задержки, выход 67 усилителя 60,соединенный со входом элемента 61задержки, выход 68 элемента 61 задержки, соединенный с первым входомэлемента И 62, выход 69 элемента И62, соединенный с первым входомэлемента ИЛИ 58, вход 70 элемента И63, соединенный с выходом элемента 61 задержки, входы 71-72, соединяющие выход реверсивного счетчика 8(фиг.1) со входами элементов И 62 и63 соответственно, выход 73 элемента И 63, соединенный с входом усилителя 64, Выход 74 усилителя 64 является выходом конца преобразованияблока управления,Работа блока управления заключается в выработке управляющей последовательности сигналов, необходимыхдля работы преобразователя кодов(фиг.1). Работа блока 9 управленияначинается под действием сигнала,поступающего на вход 65.В качестве входного сигнала может быть использован, например, управляющий сигнал, формируемый вцентральном устройстве управленияарифметического устройства, в котором применяется в качестве отдельного функционального блока предлагаемый преобразователь кодов. Этот сигнал поступает на вход элементу . ИЛИ58, с выхода которого в преобразователь кодов на вход 10 поступает первый управляющий сигнал. Через времяпосле поступления в преобразователькодов первого управляющего сигнала,Оста- Сумток ма Частное 5:4 0 0 1+О 1 0 934 2 0 с выхода элемента 59 задержки в устройство поступает "втОрой управляющий сигнал на вход 12. Временной интервал ь определяется временем передачи кода с регистра 1 преобразователя кодов в регистр 27 формирователя. 5Под действием управляющего сигна- ла, приходящего на вход 12, начинается работа Формирователя (фиг.2), Сигнал об окончании работы Формирователя поступает на выход 22, на вход усилителя 60,с выхода которого в преобразователь кодов поступает третий управляющий сигнална входы 14 н 15.Через время 7 в устройство поступает четвертый управляющий сигнал на выходы 13, 16, 11 и 17. Временной интервал ь,1 определяется временем суммирования кодов на сумматоре 5 и записью результата суммирова ния в регистр 6 результата.После окончания очередного -го (= 1, 2 п) цикла работы пре-образования кодов счетчик 8 находится на нулевом, состоянии и разрешающий сигнал с его выхода поступает через вход 71 на вход элемента И 62,Цикл Такт Выполняемая операция 1 Деление первого (младшего) разряда преобразуемого числа на основание г 2 Сложение остаткас предыдущим значением частного (в первом цикле это значение всегда равно нулю) 1 Деление второгоразряда преобразуемого числа на осно- вание 2 Сложение значенияостатка, полученного в такте 1 цикла 2 со значением частного из 1 такта 1 цик- ла С выхода 69 этого элемента управ-ляющий сигнал поступает на вход элемента ИЛИ 58, вызывает Формирование управляющей последовательности сле. - дующего цикла работы преобразователя,кодов. После окончания последнего (о + + 1)-го цикла работы преобразователя кодов значение счетчика 8 становится равным нулю и разрешающий сиг нал с его выхода поступает через вход 72 на.вход элемента И 63, Сигнал с выхода элемента И 63 поступает на вход усилителя 64, с выхода 74 которого поступает сигнал об окончании работы преобразователя кодов. Использование предлагаемого преобразователя кодов позволяет применять позиционные избыточные (г, % ) системы счисления при построении арифметических устройств и применять также устройства в составе систем переработки информации в совокупности с серийно выпускаЕмым оборудованием (ввода-вывода, инФормационно-измерительными и т.п.).960793 13 Продолжение таблицы Выполняемая операция Результат Содержаниеоперации Цикл Такт 1 Деление третьего разряда преобразуемого числа на основание г 8.:4 0+2 7:4 3+2 1 1 2 О 1+1 формула изобретения быточной ( г, к ) -ичной системы счис ления, в него введены формировательэквивалента разряда входного кода, триггер остатка и реверсивный счетчик циклов, тактовый вход которого соединен с выходом подготовки цикла блока управления и управляющим входом первого триггера частного, информационный вход которого соединен с выходом частного формирователя эквивалента разряда входного кода, выход остатка которого соединен с управляющим входом триггера остатка, информационный вход соединен с выходом регистра входного кода, выход готовности формирователя эквивалента разряда входного кора сое" 60 динен с входом управления суммированием блока управления, вход раз. решения преобразования которогосоединен с выходом реверсивного счетчика циклов, вход пуска формирователя 65 эквивалента разряда входного кодаСложение значенияостатка, полученногов такте 1 цикла 3 созначением частногоиз 1 такта 2 цикла 1 Деление четвертогоразряда преобразуемого числа на основание г 2 Сложение значенияостатка, полученногов такте 1 цикла 4 созначением частного иэтакта 1 цикла 3 Сложение значенияпереноса, полученного,в такте 2 цикла .4со значением частногоиз такта 1 цикла 4 1. Преобразователь кода одной позиционной системы счисления в другую, содержащий регистр входного кода; последовательно соединенные первый и второй триггеры частного, одноразрядный сумматор, блок управления и регистр результата, информационный вход которого соединен с выходом одноразрядного сумматора, первый вход которого соединен с выходом второго триггера частного, входы сдвига регистра входного числа и регистра результата соединены с выходом подготовки цикла блока управления, выход разрешения приема исходного числа которого соединен с управляющим входом регистра входно го числа, о т л и ч а ю щ и й с я тем, что, с целью расширения функциональных воэможностей, заключающихся в преобразовании кода иэ иэЧаст- Оста- Сум- Переное .ток ма . носсоединен с выходом пуска формирователя блока управления, выход разрешения суммирования которого соединен с управляющими входами второго триг" гера частного и триггера остатка, выход которого соединен со вторым входом одноразрядного сумматора.2. Преобразователь по п. 1, о т л и ч а ю щ и й с я тем, что в нем формирователь эквивалента разряда входного кода содержит регистр-ичного разряда, % -ичный сумматор, схему сравнения, счетчик, блок местного управления, вход пуска которого является входом пуска формирователя эквивалента разряда входного кода, вход готовности формирователя блока местного управления соединен выходом Меньше схемы сравнения с управляющими входами регистра-ичного разряда и счетчика и является выходом готовности, формирователя эквивалента разряда выходного кода, выходы частного и остатка которого соединены с выходами счетчика и регистра Ж -ичного разряда соответственно, выход регистра К-ичного разряда соединен с первыми входами схемы сравнения и 1 -ичного сумматора, вторые входы которых сое" динены с входом г-ичной константь выход Больше ,или равноф схемй сравнения соединен с входом подготовки цикла блока местного управления, выход пуска которого соединен со входом опроса схемы сравнения, а выход сброса - со входами сброса счетчика и К-ичного сумматора, выход которого соединен с первым информационным входом регистра М -ич ного разряда, второй информационный вход которого является информационным входом формирователя эквивалента разряда входного кода.3, Преобразователь по.пп. 1 и 2,о т л и ч а ю щ и й с я тем, что в нем блок управления содержит первый и второй элементы И, первый и второй элементы задержки, первый и второй усилители и элемент ИЛИ, первый вход которого является входом пуска блока управления, второй вход соединен с выходом первого элемента И, а выход является выходомсигнала приема входного числа блокауправления и через первый элемент за 5держки соединен с выходом сигналапуска формирователя блока управления.выход первого усилителя является. выходом разрешения суммирования блокауправления и через второй элемент задержки соединен с первыми входами1 первого и второго элементов И и является выходом подготовки цикла блока управления, выход второго элемента И через второй усилитель соединен с выходом конца преобразования15 блока управления, вход разрешенияпреобразования которого соединен совторыми входами первого и второгоэлементов И.4. Преобразователь по пп. 1 - 3,20 о т л и ч а ю щ и й с я тем, что внем блок местного управления содержит три элемента ИЛИ, усилительи элемент задержки, первый и второйэлементы И, первые входы которых.25 соединены с выходом первого элемен-.та ИЛИ, являющегося выходом пускаформирователя блока местного управления, вторые входы первого и второго элементов И являются соответЗ 0 ственно входом подготовки цикла и.входом окончания работы формирователя блока местного управления, входпуска которого соединен с первымвходом первого элемента ИЛИ, а выходцЗ 5 первого и второго элемента И черезвторой и третий элементы ИЛИ соединены соответственно .с выходами сброса блока местного, управления, выход первого элемента И через усили-тель соединен с выходом готовности .. формирователя блока местного управления, а выход второго элемента Ичерез элемент задержки соединен совторым входом первого элемента ИЛИ.Источники информации,45 принятые во внимание при экспертизе1. Авторское свидетельство СССР9 526884, кл. 6 06 Р 5/02, 1973.2. Патент США .Р 3.579267,кл. 235-155, опублик. 1971 (прото 50 тип) .