Ассоциативный процессорный элемент

Союз Советскнк Соцналнстнческнк РЕспубпнк(51)М, К,6 06 Г 15/00 с присоединением заявки Йо(23) Приоритет Государственный комитет СССР ио делам изобретений и открытий(088. 8) Дата опубликования описания 07,1181 И.Л. Кафтанников и Г.А. Никитин(72) Авторы изобретения Челябинский политехнический институт им. Лейинскогкомсомола(54) АССОЦИАТИВНЬЯ ПРОЦЕССОРНЫИ ЭЛЕМЕНТ Изобретение относится к областивычислительной техники и может бытьиспользовано при построении.параллельных процессоров и однородных вычислительных систем, предназначенныхдля групповой обработки массивов информации,Известен процессорный элемент,представляющий собой последовательность одноразрядных ячеек ассоциативной памяти, объединенных горизонтальными шинами разрешения записи и разрешения считывания информации, а также шиной совпадения содержимого этихячеек с кодом опроса, подаваемым по 5шинам опроса 11.Недостатком процессорного элемента является его низкое быстродействие при выполнении арифметичесКихи логических операций., 20Наиболее близким к изобретениютехническим решением является ассо-.циативный процессорный элемент, содержащий три группы ячеек ассоциативной памяти, информационные входы которых являются информационными входами устройства, выходы сравнения ячеек ассоциативной памяти первой ивторой групп объединены и подключенысоответственно к первому и второму 30 входам сумматора по модулю два. Выходы сравнения ячеек ассоциативной памяти третьей группы объединены и являются выходом 1 сравнениями элемента. Первые и вторые управляющие входы ячеек ассоциативной памяти групп соответственно объединены и яв-, ляются соответственно входами устрой" ства разрешение считывания и фразрешение .записи 1, Выход переноса сумматора по модулю два соединен со входом регистра переноса, выход которого соединен с третьим входом сумматора по модулю два, выход суммы сумматора по модулю два соединен со входом разрешения записи элемента (2).Складываемые операнды должны быть размещены в разных группах ячеек ассоциативной памяти процессорного элемента. Для выборки по содержанию в регистр переноса. предварительно . заносится единица, При этом признак опроса должен размещаться только в одной из групп ячеек процессорного элемента, а другая маскируется, Если содержимое опрашиваемой части совпадает с кодом опроса, подаваемым по входам опроса, то на выходе суммы сумматора по модулю два появляется единя ный сигнал, разрешающий запись25 ЭО 35 40 45 50 или считывание всего слова. Если совпадения нет, то выходной сигнал суммы остается равным нулю.Недостатком этого ассоциативногопроцессорного элемента является невозможность выполнения за один такт опроса-записи операции выборки по содержанию одновременно по всей строкеассоциативных ячеек, так как при единичном сигнале на входе переноса инесовпадении в обоих частях строкипроцессорного элемента на выходе суммы сумматора по модулю появляетсяложный единичный сигнал, а принулевом сигнале на входе переносаединичный сигнал на выходе суммы появляется при совпадении содержимогоодной группы с кодом опроса и несовпадении содержимого другой группы,Целью изобретения является повышение быстродействия ассоциативногопроцессорного элемента при выполнении операции выборки по содержанию.Поставленная цель достигается тем,что в ассоциативный процессорный элемент, содержащий две группы ячеек ассоциативной памяти, информационныевходы которых являются информационными входами устройства, выходы сравнения ячеек ассоциативной памяти каждой группы объединены и подключенысоответственно к первому и второмувходам сумматора по модулю два, первые и вторые управляющие входы ячеек ассоциативной памяти групп соответственно объединены и являются соответственно входами элемента разрешение считывания и разрешениезаписи, выход переноса сумматорапо модулю два соединен со входом регистра переноса, выход которого соединен с третьим входом сумматора помодулю два, введены коммутатор, первый и второй входы которого подключены соответственно к выходам переноса и суммы сумматора по модулю дваа первый и второй выходы - ко входамразрешение считывания и разрешение записи элемента соответственно.На чертеже представлена структурная схема элемента, на которой обозначено: первая и вторая группы ячеек 1 и 2 ассоциативной памяти,ячейка 3 ассоциативной памяти, сумматор 4 по модулю два, регистр 5 переноса и коммутатор 6.Ассоциативный процессорный элемент работает следующим образом.При выполнении операции арифметического сложения входы разрешениезаписи 7 и разрешениесчитывания" 8 с помощью коммутатора б соединяются с выходом суммы сумматора 4 и ассоциативный процессорный элемент Функционирует как прототип.При выполнении ассоциативных операций (сравнение, выборка по содержанию) входы 7 и 8. с помощью коммутатора б соединяются с выходом переноса сумматора 4, а регистр 5 предварительно обнуляется,При совпадении содержимого слова или его части с признаком опроса устанавливаемым на иноформационных входах каждой ячейки 3 ассоциативной памяти, на выходах коммутатора б ус(танавливается разрешающий (единичный) сигнал, формируемый сумматором 4. Такое подключение входов 7 и 8 и к выходам сумматора обеспечивает выборку по содержанию за один такт опроса- записи независимо от длины признака и его размещения в строке ассоциативного процессорного элемента.Формула изобретенияАссоциативный процессорный элемент, содержащий две группы ячеек ассоциативной памяти, информационные входы которыхявляются информационными входами устройства, выходы сравнения ячеек ассоциативной памяти каждой группы объединены и подключены соответственно к первому и второму входам сумматора по модулю два, первые и вторые управляющие входы ячеек ассоциативной памяти групп соответственно объединены и являются соответственно входами элемента разрешение считывания и разрешение записиф, выход переноса сумматора по модулю два соединен со входом регистра переноса, выход которого соединен с третьим входом сумматора по модулю два, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия при выполнении операции выборки о содержанию, он содержит коммутатор, первый и второй входы которого подключены соответственно к выходам переноса и суммы сумматора по модулю два, а первый и второй выходы - ко входам разрешение считыванияф и разрешение записи элемента соответственно.Источники информациипринятые во внимание при экспертизе1, Медведев И.Л., Праигишвили И,Е., Чудин А.А.- Многопроцессорные вычислительные системы с перестраиваемой структурой. Препринт М.ИПУ АН СССР, 1975, с. 42.2. Там же, с. 44, рис. 15 (про" тотип) .879593 Составитель В Техред А.Сав Редактор Л. Утехина Заказ 9722/20 лиал ППП фПатентф, г.Ужгород, ул. Проектна Тираж 748 ВНИИПИ .Государственно по делам изобретени 113035, Москва, Ж, Ра