Устройство для обработки адресной информации

ОП ИСАНИ Е ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоцнвлнсткческикРеспублик(23,) П риоритет % Опубликовано 30.06.80. Бюллетень М 24 до делам изобретений и открытийДата опубликования описания 30.06,80(54) УСТРОЙСТВО ДЛЯ ОБРАБОТКИ АДРЕСНОЙ ИНФОРМАЦИИИзобретение относится к вычислительной технике, в частности к области устройств, мо дифицирующих или вычисляющих адреса.Известно устройство, содержащее блок памяти, регистры операционную схему, оборудование, обеспечивающее косвенную адресацию в5 случае несовпадения содержимого блока памяти, вызванного по найденному адресу, с содержимым ключевого регистра 11,Известное устройство позволяет обрабатыО вать только одномерные массивы информации и быстродействие его недостаточно.Наиболее близким по техническому решению к предлагаемому является устройство, содер 5 жащее регистры, при этом индексация адресов производится в арифметическом блоке центрального процессора 2.Недостатками блока векторной работы являются аппаратная обработка только одномерных массивов, ограниченное количество обрабатываемых массивов, использование арифметического блока для индексации адресов и, как следствие этого, малое быстродействие. 2Цель изобретения - повышение быстродействия,Поставленная цель достигается тем, что вустройство для обработки адресной информации,содержащее выходной регистр адреса, блокконтроля, блок индексации, входной регистрдескриптора, входной регистр индексов, выход.ной коммутатор, причем группа выходов вход.ного регистра индексов подключена к первойгруппе входов блока контроля и первой группе входов блока индексации, группа выходов, входного регистра дескриптора подключена ко вто.рой группе входов блока контроля и второй труп.пе входов блока индексации, группа выходовкоторого подключена к первой группе входоввыходного коммутатора, выход которого соединен со входом выходного регистра, выход кб.торого является выходом устройства, введеныблок ассоциативной памяти адресов, блок регистровой памяти массивов, блок обращенияв оперативную память, блок вычисления индек.са массива, блок вычисления шага приращения,регистр адреса паспорта, формирователь переменных цикла, причем выход регистра адреса10 15 20 25 30 35 40 45 50 55 3 7 паспорта подключен ко входу блока ассоциатив иой памяти адресов и ко второй группе входов выходного коммутатора, восходы входного регистра индексов подключены к первой группе входов блока вычисления индекса масеива, первой группе входов формирователя переменных цикла и группе входов блока вычисления шага приращения, выходы входного регистра дескрип тора подключены ко второй групне входов формирователя переменных цикла, выход которого подключен ко второй группе входов бло. ка вычисления индекса массива, выход которо го подключен к третьей группе входов блока контроля и блока индексации, выход которого подключен к первой группе входов блока ре. гистровой памяти массивов, вторая группа входов которогб соединена с выходами блока вы. числения шага приращения, первая группа вы. ходов блока регистровой памяти массивов со. единена с четвертой группой входов блока ин- дексации и третьей группой входов выходного коммутатора, а вторая группа выходов - с пятой группой входов блока индексации, вход которого соединен с его выходом;группа выходов блока ассоциативной памяти адресов ,соединена с третьей группой входов блока ре. гистровой памяти массивов, четвертая группа входов которого соединена с группой выходов . блока обращения в оперативную память, входы регистра дескриптора, регистра индексов и регистра адреса являются соответствующимс вхо. дами устройства.Причем формирователь переменных" цикловсодержит счетчик, пять регистров переменных цикла, схему сравнения и узел управления, причем вход счетчика является первым входом формирователя,вход пятого регистра является вторым входом формирователя, выходы узла управления соединены с управляющими входа. ми всех регистров переменных цикла и счетчи. ка, а вход - с выходом схемы сравнения, пер. вая группа входов которой соединена с выхо. дами счетчика и третьего регистра, вторая группа входов схемы сравнения соединена с выхо. дами пятого регистра и.входами четвертогорегистра, соединенного двухсторонней связью с первым регистром, который связан двухсторонней связью с третьим регистром, выход которого, а также выход счетчика и выход первого регистра объединены и являются выхо. дом формирователя.Кроме того, блок вычисления индекса массива содержит регистр, накапливающий сумматор, матричный умножитель и два входных коммутатора, выходы которых являются входами блока, а выходы - подключены ко входам матричного умножителя, первый и второй выходы соединены с соответствующими входа. ми накапливающего сумматора, третий вход которого соединен с выходом регистра, вход которого соединен с выходом накапливающего сумматора, а выход - является выходом блока.При этом блок вычисления шага приращения содержит трехвходовой сумматор, сумматор с параллельным переносом и выходной регистр, причем входы трехвходового сумматора являются входами блока, а выходы - через сумматор с параллельным переносом соединенысо входом выходного регистра, выход которо.го является выходом блока,Кроме того блок обращения в оперативную память содержит счетчик массивов, дешифра. тор, триггеры занятости, группу элементов И, причем выходы счетчика массивов соединенысо входами дешифратора, выходы которогосоединены с первыми входами элементов Игруппы, вторые входы которых соединены свыходами триггеров занятости, выходы элементов И группы являются выходами блока.На фиг. 1 представлена схема устройства; на фиг. 2 - схема формирователя переменных цикла; на фиг. 3 - схема вычисления индексамассива; на фиг, 4 - схема блока вычисления шагоприращения; на фиг. 5схема блока обращения в оперативную память.Устройство содержит регистр 1 адреса пас. порта, входной регистр 2 индексов, входнойрегистр 3 дескриптора, формирователь 4 переменных цикла, блок 5 ассоциативной памяти адресов, блок 6 регистровой памяти массивов, блок 7 вычисления шага приращения, блок 8 вычисления индекса массива, блок 9 индексации, блок 10 контроля, блок 11 обращения в оперативную память, выходной коммутатор 12, выходной регистр 13 адреса, входы 14-16 устройства, выходы 17, 18 устройства. Формирователь 4 переменных цикла (фиг. 2) содер. жит счетчик 19, пять регистров 20 - 24 йере. менных цикла, схему 25 сравнения и узел 26 управления сдвигом информации. Блок 8 вычис. пения индекса массива (фиг. 3) содержит два входных коммутатора 27 и 28, матричный умножитель 29, накапливающий сумматор 30и регистр 31. Блок 7 вычисления шага приращения фиг. 4) содержит трехвходовой пораз. рядный сумматор 32, двухвходовой комбина. ционный сумматор 33, выходной регистр 34, Блок 11 обращения в оперативную память (фиг, 5) содержит счетчик массивов 35, дешифратор 36, триггер 37 занятости регистровой памяти массивов, и группу элементов 38 И,Перед началом работы в оперативной па. мяти ЗВМ запоминается специальное слово для каждого обрабатываемого массива, первая половина которого представляет собой "паспорт" массива, а вторая - дескриптор массива, В "паспорте содержатся данные о шагах прира. щения адреса элементов массива по каждой5 74458размерности, В дескрипторе указывается начальный адрес массива в оперативной памяти, количество и формат элементоц и некоторая служебная информация,В начале работы по входам 14 и 15 черезвходные регистры 2 и 3 заполняются регистрыблока 4 информацией о начальных и предельных значениях переменных цикла. Количествопеременных цикла для трехмерного массивадолжно быть не менее трех, При каждом прохождении программного цикла в этом блокепроизводится модификация начальных значенийпеременных цикла на +, превращающихся темсамым в текущие значения, сравнение текущихзначений с их предельными значениями и выработка условия конца цикла. По входу 16в устройство затем поступает адрес паспортамассива на регистр 1, Далее этот адрес в блоке 5 сравнивается с содержимым всех ассоциативных регистров, количество которых может зобыть произвольным, но не менее трех, чтосоответствует наиболее типичному количествуобрабатываемых массивов в программах, транслируемых с языков АЛГОЛ и ФОРТРАН. Еслиадрес паспорта данного массива в блоке 5 не 2найден, то он поступает через выходной коммутатор 12 и регистр 13 по выходу 18 в ОЗУдля вызова паспорта и дескриптора данногомассива, Последние принимаются на входныерегистры 2 и 3, а адрес вызванного паспорта - зрв свободный регистр блока 5. Затем блок 8вычисляет индекс массива, Адрес элементамассива получается в блоке 9 путем сложенияиндекса массива с полем (Начальный Адрес)дескриптора массива, поступающего с регистра 3. Этот адрес через коммутатор 12 и регистр 13 передается в ОЗУ для запроса за первым элементом данного массива. Одноврсменнос вычислением индекса массива в блоке 7 производится определение шага приращения адре. 4 Оса элементов данного массива, для того чтобыпри обращении за следующим элементом заменить длительное вычисление нового индекса,быстрым сложением предыдущего адреса, счи.тываемого с блока 6, с шагом приращения, по.-4ступающим также из блока 6 в блоке индекса-ции 9, что выполняется за 1 машинный такт.Для этого в блоке 6 имеется столько же регистров, сколько их в блоке 5, и в соответствующем регистре блока 6 хранится и. шаг при- рращения, и предыдущее значение адреса элемента данного массивас и некоторые другие данные о массиве, такис как формат элемента,режим обращения к массиву и т, п, В результате, каждое последующее значение текущегоадреса получается в блоке 9 из предыдущего.В том случае, когда устройство начало работув циклической программе и, по той или инойпричине, возникла пауза по работе в основнойсП 6программе, это время эффективно используется для автономного обращения за элементами массивов, адрс,еса паспортов которых хранятся в блоке 5.Управление устройством в этом режиме осу. ществляется от блока 12, что позволяет сокра. тить общее время обработки массивов. Параллельно с вычислением адреса элемента массива в блоке 10 контроля производится 1 троверка на вхождение вызываемого элемента массива в пределы области памяти, описываемой дескриптором массива. Сигнал контроля с выхода 17 поступает в устройство управления ЭВМ.Таким образом предлагаемое изобретение позволяет повысить производительность устройства,Формула изобретения1. Устоойство для обработки адресной информации, сОдержащее выходной регистр адреса, блок контроля, блок индексации, входной регистр дескриптора, входной регистр индексов, выходной коммутатор, причем группа выходов входного регистра индексов подключена к первой группе входов блока контроля и первой группе входов блока индексации, ,группа выходов входного регистра дескриптора подключена ко второй группе входов блока контроля и " второй группе входов блока индексации, группа выходов которого подключена к первой группе входов выходного коммутатора, выход которого соединен со входом выходногоре. гистра, выход которого является выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, устройство содержит блок ассоциативной памяти адресов, блок регистровой памятимассивов, блок обра. щейия в оперативную память, блок вычисления индекса массива, блок вычисления шага приращения, регистр адреса паспорта, формирователь переменных цикла, причем выход регистра адреса паспорта подключен ко входу блока ассоциативной памяти адресов и ко второй группе вхоцов выходного коммутатора, выходы входнЬго регистра индексов подключены к первой группе входов блока вычисления индекса массива, первой группе входов формирователя пе- . ременных цикла и группе входов блока вычисления шага приращения, выходы входного ре. гистра дескриптора подключены ко второй группе входов формирователя переменных дик ла, выход которого. подключен ко второй груп. ае входов блока вычисления индекса массива, выход которого подключен к третьей группе входов блока контроля и блока индексации, выход которого подключен к первой группе входов блока регистровой памяти массивов, вторая группа входов которого соединена ссвыходами блока вычисления шага приращения, первая группа выходов блока регистровой памяти массивов соединена с четвертой группой входов блока индексации и третьей группой входов выходного коммутатора, а вторая группа. выходов - с пятой группой входов блока индексации, вход которого соединен с его вы.ходом, группа выходов блока ассоциативной памяти адресов соединена с третьей группой входов блока регистровой памяти массивов, четвертая группа входов которого соединена с группой выходов блока обращения в оператив ную память, входы регистра дескриптора, ре.гистра индексов и регистра адреса являются соответствующими входайи устройства,2, Устройство по п, 1, о т л и ч а ю щ е.е с я тем, что формирователь перемениых циклов содержит счетчик, пять регистров пере.менных цикла, схему сравнения и узел управ.пения, причем вход счетчика является первымвходом формирователя, вход пятого регистра является вторым входом формирователй, выходь 1 узла управления соединены с управляю - щими входами всех регистров переменных цикла и счетчика, а вход - с выходом схемы сравнения, первая группа входов которой соедине на с выходами счетчика и третьего регистра, . вторая группа входов схемы сравнения соеди. нена с выходами пятого регистра и входамичетвертого регистра, соединенного двухсторонней связью с первым регистром, который связан двухсторонней связью с третьим регистром, выход которого, а также выход счетчика и выход первого регистра объединены и являют.ся выходом формирователя3, Устройство по п. 1, о т л и ч а ю щ ее с я тем, что блок вычисления индекса масси 44585 8ва содержит регистр, накапливающий сумматор,матричный умножитель и два входных коммутатора, выходы которых являются входамиблока, а выходы - подключены ко входам мат.ричного умножителя, первый и второй выходысоединены с соответствующими входами накапливающего сумматора, третий вход которогосоединен с выходом регистра, вход которогосоединен с выходом накапливающего суммато.ра, а выход - является выходом блока,4. Устройство по п. 1, о т л и ч а ю щ ее с я тем, что блок вычисления шага прираще.ния содержит трехвходовой сумматор, сумматорс параллельным переносом и выходной регистр,причем входы трехвходового сумматора являются входами блока, а выходы - через сум.матор с параллельным переносом соединенысо входом выходного регистра; выход которо.го является выходом блока,5. Устройство по п, 1, о т л и ч а ю щ е .е с я тем, что блок обращения в оперативнуюпамять содержит счетчик массивов, дешифратор, триггеры занятости, группу элементов И,причем выходы счетчика массивов соединенысо входами дешифратора, выходы которогосоединены с первыми входами элементов Игруппы, вторые входы которых соединены свыходами триггеров занятости, выходы элементов И группы являются выходами блока,30Источники информации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР К 526875,кл, 6 06 Е 3/00, 1975,2. Авторское свидетельство СССР У 504199,кл. 6 06 Е З(04, 1974,.) )Филиал ППП "Патент", г. Ужгород; ул. Проектная, 4 Тираж 751Государственного комитео делам изобретений и отк