Управляющий компьютер

ОП ИКАНИЕИЗОБРЕТЕНИЯК ПАТЕНТУ Союз СоветскихСоциалистическихРеспублик(51)М, К, 0 Об Г 15/ОО Государственный комитет СССР по делам изобретений и открытийДата опубликования описания 20.10.80(72) Автор изобретения Иностранец Геран Андерс Хенрик Хемдал(54) УПРАВЛЯЮЩИЙ КОМПЬЮТЕР 15 20 Изобретения относится к области вычислительной техники.Известна вычислительная система 1, содержащая процессор, селекторные каналы, внешние устройства с блоками управления, Недостатками системы являются недостаточные Функциональные возможности и гибкость.Наиболее близким к данному изобретению по технической сущности является устройство 21, состоящее из одного компьютера с процессором и с запоминающим устройством для хранения программ и данных, где функции переключательного оборудования контролируются компьютерами так же, как и данные о состоянии исполнительных переключательных приборов хранятся в форме командных колонок в запоминающем устройстве для программ и в форме групп данных в запоминающем устройстве для хранения данных и адресуются, обрабатываются и изменяются посредством процессора. Недостатком такого устройства являются недостаточные возможности при адресации к внешним устройствам,Целью изобретения является расширение функциональных возможностей за счет обеспечения управления независимо от изменения значений адресных параметров устройств обработки.Посталенная цель достигается тем, что в компьютер, содержащий центральный процессор и устройства обработки данных, каждое из которых содержит блок управления, вг(; сны селектор адреса, селектор состояний, селектор номера перехода, селектор номера ггеременной, а каждый из блоков управления содержит память программ, память данных, дешифратор адреса и перепрограмгнируемую память, состоящую из регистров данных и регис:тров переходов, дешифратора номера переменной, дешифратора номера перехода и регистра кодовых состояний, причем выходы дешифратора адреса соединены с адресными входами памяти программ и памяти данных, выходы дешифратора номера переменной соединены со входами регистров данных, вь(ходы лешифратора номера перехода соединены со входами регистров переходзгг, причем процессор содержит регистры операционных параметров, информационный регистр, формироватег(ь (гире(:а,память состояний, арифметическийблок, регистр номера адреса и элементы И, причем выход памяти состояний соединен с первым входом первого элемента И, второй вход которого соединен с выходом регистра номера адреса, а выход - через селектор адреса с входами дешифраторовадреса всех блоков управления, выхоц регистра номера индекса соединен с первым входом Формирователяадреса, второй вход которого соединен с выходами реги тров данных всехблоков управления, выход формирователя адреса через второй элемент Исоединен с первым входом регистраномера адреса, второй и третий входы которого соединены с выходами третьего и четвертого элементов И, входы которых соединены соответственно с выходами арифметического блока и выходами регистров переходов всех блоков управления, выход регистра управляющего номера соединен со вторым входом памяти состояний, выход регистра номера перехода через селектор номера перехода соединен со входами дешифраторов номера перехода всех блоков управления, выход регистра номера переменкой через селектор номера переменной соединен со входами дешифраторов номера переменной всех блоков управления, выход регистра номера блока соединен с управляющими входами всех селекторов, выходы регистров кодовых состо яний всех блоков управления через селектор состоянии соединены со входом памяти состояний, цепи записисчитывакия памяти данных соединены с инФормационным регистром, второи вход которого соединен со вторым выходом формирователя адреса.Схема компьютера приведена на чертеже. Она содержит центральный процессор 1, устройства обработки даккыхс блоками управления 2, память программ 3,. память данных 4, дешифратор адреса 5 р перепрограммируемуюпамять б, регистры данных 7, регистры переходов 8, дешифратор номераперехода 9, регистр кодовых состояний 10, дешифратор номера переменной "1, селектор адреса 12, селектор состояний 13, селектор номераперехода 14, селектор номера переменной 15, регистры операционныхпараметров 16, включающие регистрномера индекса 17, регистр управляющего номера 18, регистр номераперехода 19, регистр номера переменной 20, регистр номера блока 21,информационный регистр 22, Формирователь адреса 23, память состояний24, арифметический блок 25, регистрномера адреса 26, элементы И 27,28, 29, 30,5 10 15 20 25 ЗО 4 Д Каждый блок управления 2 независимо от его принадлежности к компьютеру, или собственно к системе, управляемой компьютером, содержит свою собственную память программ С и память данных 4 с адресными входами, цепями записи и считывания, которые связаны с информационным регистром 22 процессора. Каждый блок управления содержит такхе перепрограммируемую память б, связанную с процессором. Для того, чтобы стало возможным Формирование адресных входов памяти программ и данных иным способом, а не посредством перепрограммируемой памяти, адресные сигналы декодируются известным способом в адресном дешифраторе 5.Что касается взаимодействия устройств 2 и перепрограммируемых памятей б, то основная идея этого заключается в том, что каждая перепрограммируемая память содержит регистры, в которых хранятся границы параметров адресации в структуре данных соответствующей памяти программ и данных и, которые необходимы для вычисления адресов в к.макдах и словах. Так как методы вычисления адреса являются одними и теми ке для всех блоков управления, то для всех перепрограммируемых памятей имеется селекторное устройство и блок вычисления адреса, которое содержит арифметический блок 25 (например сумматор "+1"), регистр номера адреса 26 и формирователь адреса 23. Блоки управления распределяются с помощью блочных номеров, а селектор устанавливается с помощью номера блока, которые записываются с помощыв процессооа в регистр номера блока 21. Посредством этого один из блоков управления вызывается для операции по обработке данных. Процессор 1 включает ряд регистров операционных параметров 16, из которого операционные параметры передаются к блоку вычисления адреса,Благодаря омбинации параметров адресации и операционных параметров в блоке вычисления адреса, последний вычисляет номер адреса команды или слова в памяти программ или данных, вызванного блока управлекия. Вычисленный номер адреса регистрируется во время текущей работы в регистре номера адреса 26 и передается через селектор адреса 12 к соответствующему адресному дешифратору 5. Состояние соответствующего устройства обработки данных регистрируется в форме двоичного кода на регистраторе кодовых состояний 10, с помощыа которого, например, можно определить,что блок находится в нормальном рабочем состоянии, что па 772501ЬЕГЭ 1 1,1. 11 .: сРу жс- с,1 КО О Н К 01КоЛИт Ч"се ГтЕЕЭЕЛЕЦНЬЕ ОбНОВЛстсТСЯссО бос ИсЫ 5 ЫВаЕТС 1СЕЕЕК ГООсосГО 11111 я 1 3 связывает состоя е 1 иерегистра кодовх сОстОЯний 10 Вь;3 -ванного блока с памятью состояний24 в процессоре 1. Память состояний,открывающая или запрещаощая элементИ 27, определяет благодаря существующему состоянию блока и управляющему числу, может ли номер адреса быть передан к дешифратору 5 вызванного блока управления. Во вспомогательном регистре 18 процессорауказывается управляющий номер, который заключает в себе номер вызванного блока. Регистр 26 связан черезэлемент И 27 с селектором адреса 12, выходы которого соединены с дешифраторами 5 блоков управления. В данном компьютере так называемая глобальная команда переходасодержит операционные параметры, которые указьвают к какому блоку управления должен быть сделан переход и с какой позиции в переходе внутри колонки команды долееа быть начата обработка данных. Однако, позиция перехода выражается не посредством номера адреса, а посредством так называемого номера перехода, Г 1 реимущество использования номеров перехода состоит в том, что в связи с конструированием и изменением блока управления без учета структуры колонок команд, определенно доказывается, что вхождение в переход может быть сделано при работе с помо", щью определения соответствующего номера перехода. Вышеуказанная операция вхождения н пере:;од являетсяодной из функций, которая выполняется блоком управления и остается неизменной даже при перестройке, операция получает новый серийный номерв колонке команд соответствующей памяти программ 3, Регистр номера перехода 19 связан с селектором номера перехода 14, который передает номер перехода к дешифратору номера перехода 9 перепрограияруемойпамяти выбранного блока управления,Дешифратор номера перехода 9 связанс регистрами переходов 8 таким образом, чтобы считывался тот регистр перехода, который принадлежит к передаваемому номеру перехода. В регистрах перехода 8 регистрируются серийные номера, каждый из которых определяет в соответствии с колонкой команды различие между номером адреса для первой команды, номера адресной колонки, и адресом для нхождеция в позицию перехода, определяемым одним из номеров перехода. Выходы считынания всех регистров перехода во всех перепрограммируемых памятях б связаны с блокомадресных вычислений. Однако, если предположить, ч;. о Еоеер адресно 1колонки кажДОЙ памяти ПРОГ 1)амм нс- ходится в состоянии "0", то регистГерехода 8 связываютсественнос регистром номера адреса26, который рабстает взаимосвязаннос блоком 25, В соответствии с номером перехода, регистр 26 получаети регистрирует номер адреса, который после передачи через элемент Иго27 и селектор адреса 12 к адресному дешифратору 5 вызванного блокауправления, адресует команду с предназначенным номером перехода.В данном компьютере команда считывания или записи в память данных15 4 содержит не только номер блока взапросе, но и операционные параметры, которые указывают семейства командной переменной, и, для группоныхпеременных индексный номер устройства обработки,Род переменкой определяется спомощью так называемого номера переменной, Преимущество использованияномеров переменьх заключается втом, что команды считывания и записи остаются неизменными, если деление изменяется внутри запоминающих областей переменных и групппеременц 1 х везванн 011 памяти дан -ць х, Регистр номера перемен ной20 через селектор номера пере;енкои 15 связан с выбранным блоком управления, селектор номера переменной передает номер переменнойдешифратору номера переменной 11,который соединен с регистром дан-.ньх 7, в результате чего, регистрданных считывает то, что относитсяк передаваемому номеру переменной,и который согласно вышеописанному,40 регистрирует номер адреса памятиданных, который содержит началогруппсы переменных, определяемое всоответствии с номером переменнойи числом бит в переменной в д;.инойгруппе. Содержмое выбранного регистра данных и содержимое регистра номера индекса 17 передается кформирователю адреса 23, которыйпередает на регистр 26 номер адреса слова, которое должно быть считано или записано и определяет позиции бит соответствующей переменной в информационном регистре 22Таким образом данное изобретениепозволяет расширить фуккциональные возможности компьютера эа счет обеспечекия управления внешними устройствами кезависмо От изменений значений адресных параметров устройстн обработки.Формула изобретенияупранляющий компьютеР садержащ 1 йцентральный процессор и устройств;10 20 30 Обработки данных, каждое из который содержит блок управления, о т л ич а ю щ и й с я тем, что, с целью расширения функциональных возможностей за счет обеспечения управления независимо от изменения значений адресных параметров, он содержит селектор адреса, селектор состоянийселектор номера перехода, селектор номера переменной, а каждый из блоков управления содержит память программ, память данных, дешифратор адреса и перепрограммируемую память, состоящую из регистров данных, регистров переходов, дешифратора номера переменной, дешифратора номера перехода и регистра кодовых состояний, причем выходы дешифратора адреса соединены с адрес ными входами памяти программ и памяти данных, выходы дешифратора номера переменной соединены со входами регистров данных, выходЫ дешифратора номера перехода соединены со входами регистров переходов, причем центральный процессор содержит регистры операционных параметров, информационный регистр, формирователь адреса, память состояний, арифметический блок, регистр номера адреса и элементы И, причем выход памяти состояний соединен с первым входом первого элемента И, второй вход которого соединен с выходом регистра номера адреса, а выход - через селектор адреса с входами дешифраторов "адреса всех блоков управления, выход регситра номера индекса соединен с первым входом формирователя адреса, второй вход которого соединен с выходами регистров данных всехблоков управления, выход формирователя адреса через второй элемент Исоединен с первым входом регистраномера адреса, второй и третий входыкоторого соединены с выходами третьего и четвертого элементов И, входы которых соединены соответственнос выходами арифметического блока ивыходами регистров переходов всехблоков управления, выход регистрауправляющего номера соединен со вторым входом памяти состояний,вйходрегистра номера перехода через селектор номера перехода соединен совходами дешифраторов номера перехода всех блоков управления, выходрегистра номера переменной черезселектор номера переменной соединен со входами дешифраторов номера переменной всех блоков управления, выход регистра номера блокасоединен с управляющими входами всехселекторов, выходы регистров кодовыхсостояний всех блоков управлениячерез селектор состояний соединенысо входом памяти состояний, цепизаписи-считывания памяти данных соединены с информационным регистром,второй вход которого соединен совторым выходом формирователя адреса,Источники информации,принятые во внимание при экспертизе1. Флорес А. "Организация ВМ",М., "Мир", 1972, гл. 9, рис.9,2.1.2. Журнал "Японская телекоммуник ция" Об. т. 13, Р 3 и т. 14, Р 1,772501 Составитель И. Хазова аменская Техред Н. Барадулина Корректяга едакто Тираж 751 Заказ 6815 Филиал ППП "Патентф, г. Ужгород, ул. Проектна ВНИИПИ Государственного ко по делам изобретений и113035, Москва, Ж, Раушска Подписнотета СССРкрытийнаб., д. 4/5