Устройство для умножения на коэффициенты

,145 4 0 0 ПИСАНИЕ ИЗОБРЕТЕ ИДЕТЕПЬСТ ВТОРСКОМ ГОСУДАРСТВЕННЫЙ КОМИТЕТ(56) Авторское свидетельство СССР Р 1305663, кл, О 06 Р 7/49, 1985.Авторское свидетельство СССР У 1397901, кл. О 06 Г 7/49, 1985, (54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ НА КОЗФФИЦИЕНТЬ 1(57) Изобретение относится к арифме-тическим блокам Устройств вычислительной техники и может быть исполь-зовано при построении устройств, производящих умножение на заранее вычисленные коэффициенты, в частностив устройствах цифровой обработки сигналов. Цель изобретения - расширение функциональных воэможностей эа счет обработки множимого, представленного в дополнительном коде и в прямом ко" де со знаком, Устройство для уиножения на коэффициенты содержит последовательный сумматор -вычитатель 1, сдвиговые регистры 2-4, регистрымножимого 5, коэффициента 6, 7, коммутаторы 8, 9, счетчик по модулю 2 К 10, регистры знаков множимого 11 и коэффициента 12, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 13-15 элементы И 16-18, элемент НЕ 19, коммутатор 20, входы 21-28 устройства и выходы 29-31 устройства, Поставленная цель достигается введе- с 2 нием элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 15,ф элементов И 17, 18, элемента НЕ 19 и коммут атор а 20, 1 ил.С:1458872 Ор 0а010 еа 010ф еее010,., 01Э)м С с Изобретение относится к арифметическим блокам устройств вычислительной техники и может быть использовано при построении устройств, производящих умножение на заранее вычисленные коэффициенты, в частности в устройствах цифровой обработки сигналов.Цель изобретения - расширение 10 функциональных возможностей за счет обработки множимого, представленного в дополнительном коде и прямом коде со знаком.На чертеже представлена функцио нальная схема устройства для умножения на коэффициенты.Устройство для умножения на коэффициенты содержит последовательный сумматор-вычитатель 1, первый - тре тий сдвиговые регистры 2 - 4, регистр5 множимого, первый и второй регистры 6, 7 коэффициента, первый и второй где М, С и Р - целые, причем06 СК, Р=3 К/(С+1),М= К-Р (С+1)-1, .Выражение в обратныхпрямых скобках 1 1 обозначает целуючасть выражения в скобках, Результатумножения при этом формируется в до-.,полнительном коде. 35Последовательный сумматор- вычита-,тель 1 осуществляет суммирование (вычитание) множимого к (из) сумме частичных произведений, формируемой наего выходе, Эта сумма задерживается 40на С тактов посредством первого сдвигового регистра 2 и первого коммутатора 8, Конкретная величина задержкиопределяется кодом первой части коэффициента, который хранится в первом 45регистре 6 коэффициента и поступаетна управляющие входы коммутатора 8Регистр 5 множимого осуществляет хранение и потактовый сдвиг множимого,поступающего на второй вход последовательного сумматора- вычитателя 1,Третий сдвиговый регистр 4 н второйкоммутатор 9 производят формирование,В нулей или единиц В=1 Р+2) (С+1)-К)и К-В младших разрядов множимого,которые поступают на вычисление впоследние К тактов вычисления, Конкретное число нулей (единиц) В определяется кодом второй части коэффицикоммутаторы 8, 9, счетчик 10 по моду-.лю 2 К, регистр 11 знака множимого,регистр 12 знака коэффициента, первый " третий элементы ИСКЛЮЧАЮЩЕЕйП 1 13 - 15, первый - третий элементы И 16 - 18, элемент НЕ 19, третийкоммутатор 20, вход 21 множимого уст"ройства, вход 22 старшего знаковогоразряда множимого устройства, первыйи второй входы 23, 24 коэффициентаустройства, вход 25 знака коэффициента устройства, вход 26 установки,устройства, тактовый вход 27 устройства, управляющий вход 28 устройства, выход 29 старших разрядов результата устройства, выход 30 младших разрядов результата устройстваи последовательный выход 31 результата устройства,Устройство производит умножениеК-разрядного множимого на К-разрядный регулярный коэффициент вида Рента, который хранится во втором регистре 7 коэффициента и поступает науправляющие входы коммутатора 9, Видкода множимого (прямой или инверсный), который используется в последних К тактах вычисления, формируетсяэлементом ИСКЛЮЧАЮЩЕЕ ИЛИ 13 под управлением сигнала, поступающего свыхода элемента И 17, Элементы ИСКЛЮЧАБЦЕЕ ИЛИ 14, 15, элементы И 16,.17 и элемент НЕ 19 в зависимости отзнаков множимого и коэффициента, атакже состояния старшего разрядасчетчика 10 по модулю 2 К формируютуправляющий сигнал,определяющий операцию, выполняемую последовательнымсумматором-вычитателем 1, Коммутатор 20 формирует знаковый разряд множимого, первоначально записываемого в регистр 5 множимого.Устройство работает следующим образом,Рассмотрим работу устройства припоступлении на его вход множимого,представленного в прямом коде со знаком, В этом случае не управляющийвход 28 устройства поступает сигнал13 110 , Этот сигнал переводит коммутатор 20 в режим коммутации уровня "0"устройства с его второго входа наего выход, закрывает элемент И 17, 1458872510 15 20 25 30 35 40 45 50 55 в результате чего на выходе элемента НЕ 19 формируется сигнал "1", чем разрешается прохождение сигнала с выхода счетчика 10 по модулю 2 К через элемент И 16, и разрешает прохождение сигнала через элемент И 18,В начале каждого цикла вычисления на установочный вход 26 устройства поступает импульс, который производит обнуление последовательного сумматора-вычитателя 1, счетчика 10 и сдвиговых регистров 2-4, Этим же импульсом производится запись множимого с входа 21 множимого в регистр 5 множимого (при этом в его старший знаковый разряд записывается значе. ние нуля с выхода коммутатора 20), первой и.второй частей Коэффициента соответственно с входов 23, 24 коэффициента в регистры 6, 7 коэффициента, знака множимого с входа 22 старшего знакового разряда множимого в регистр 11 знака множимого и знака коэффициента в регистр 12 знака коэ. фициента, Затем на тактовый вход 27 устройства начинают поступать тактовые импульсы, причем их количество в каждом цикле умножения равно 2 К,В случае, если знаки множимого и коэффициента одинаковые, то одноименные сигналы, поступающие на входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 15 с выхода регистра 12 знака коэффициента и через элемент И 18 с выхода регистра 11 знака множимого, генерируют на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 15 сигнал О, который переводит элемент ИСКЛ 10 ЧАЮЩЕЕ ИЛИ 14 в режим повторителя, В результате этого сигнал с выхода старшего разряда счетчика 10 по модулю 2 К без изменения проходит на управляющий вход последовательного сумматора-вычитателя 1, Поэтому пос- . ледний работает в рехяме суммирования первые К тактов вычисления, а последние К тактов вычисления - в режиме вычитания. Если же знаки множимого и коэффициента будут различными, то режимы работы последовательного сум.матора-вычитателя 1 будут противоположными чем рассмотренные выше,С началом поступления тактовых импульсов в регистре 5 множимого производится потактовый сдвиг множимого, которое, начиная с младшего разряда, поступает на второй вход последова-. тельного сумматора- вычитателя 1 и в зависимости от сигнала на его управ". ляющем входе суммируется или вычита- ется из значения суммы частичных произведений, которая поступает на первый вход последовательного сумматО- ра-вычитателя 1 с его же выхода, но задержанная на С тактов в сдвиговом регистре 2 и коммутаторе 8,По мере выхода из регистра 5 мно жимого старших разрядов множимого в него на освободившееся место с выходаэлемента ИСКЛЮЧАЮЩЕЕ ИЛИ 13, которыйв данном случае работает в режимеповторителя, вновь записывается значеже множимого, Причем в связи стем что в начале каждого цикла умножения сдвиговый регистр 4 обнуляется,между старшим разрядом первоначальнозаписанного множимого и младшим разрядом вновь записываемого числа будет сформировано В нулей (В.Ъ О), Врезультате после первых К тактов вычисления в регистре 5 множимого будет сформировано число, состоящее изВ нулей и К-В бит младших разрядов множимого, Это число в течение последних К тактов вычисления поступаетна второй вход последовательного сумматора-вычитателя 1,В течение 2 К тактов вычисления счвыхода младшего разряда сдвиговогорегистра 2 по последовательный выход31 результата устройства последовательно поступают 2 К бит результатаумножения в последовательном кодеПоследние К тактов вычисления с выхода старшего разряда сдвигового ре-.гистра 2 в сдвиговый регистр 3 переписываются К млад;пих разрядов произведения, В результате в конце каждогоцикла умножения в сдвиговом регистре3 оказываются сформированные К младших разрядов произведения, которыепоступают на выход 30 младших разрядов р езул ьт ат а устройства, а в сдвиговом регистре 2-К старших разрядовпроизведения, которые поступают навыход 29 старших разрядов результата устройства,Формула изобретения Устройство для умножения на коэф 4 ициенты содержащее первый и второй коммутаторы, первый, второй и третий сдвиговые регистры, счетчик по модулю 2 К (К - разрядность множимого и коэффициента), первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, первый эле 5 1458812чика по модулю 2 К и последовательного сумматора-вычитателя и входом установки устройства, тактовый вход 5которого соединен с тактовыми входами регистра множимого, первого, второго и третьего сдвиговых регистров, счетчика по модулю 2 К и последова" тельного сумматора -вычитателя, уп ранляющий вход которого соединен свыходом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход которого соединен с выходом первого элемента И, первый вход которого соединен с выходом 20 30 3540 45 50 писи первого и второго регистровкоэффициента, регистра множимого и ре-.гистра знака коэффициента и входамиустановки в "О" первого, второго итретьего сдви говых ре гистро в, счетмент И, первый и второй регистрь 1 коэффициента, регистр множимого, регистр знака множимого, регистр знака коэффициента и последовательный сумматор-вычитатель, выход которого соединен с ийформационным входом первого сдвигового регистра, разрядные выходы которого соединены соответственно с информационными входами первого коммутатора и выходами старших разрядов результата устройства, последовательный выход разрядов результата которого соединен с выходом младшего разряда результата первого сдвиго во го ре гистр а, выход старше го разряда результата которого соединен с информационным входом второго сдвигового регистра, разрядные выходя которого соединены с выхрдами млад- ших разрядов результата устройства, первый и второй входы коэффициента которого соединены соответственно с информационными входами первого и второ го р е ги стр а коэффициент а, разрядные выходы которых соединены соответственно с управляющим входом первого и второго коммутаторов, выход первого коммутатора соединен с первым информационным входом последовательного сумматора "вычитателя, второй информационный вход которого соединен с выходом регистра мнояимого, информационным входом третьего сдвигового регистра и первым информационным входом второго коммутатора, выход которого соединен с первым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с информаци-. онным входом регистра множимого, установочные входы которого, кроме первого, соединены соответственно с входами разрядов множпмого, кроме старшего знакового разряда устройства, вход старшего знакового разряда множимого которого соединен с информационным входом регистра знака множимого, вход разрешения записи которого соединен с входами разрешения застаршего разряда счетчика. по модулю 2 К, каждый информационный вход второго коммутатора, начиная со второго,соединен соответственно с разрядными выходами третьего сдвигового регист". ра, начиная с первого разряда, входзнака коэффициента устройства соединен с информационным входом регистразнака коэффициента, о т л и ч а ющ е е с я тем, что, с целью расширения функциональных возможностей за счет обработки множимого, представ-. ленного и в дополнительном коде и в прямом коде со знаком, в него введены третий элемент ИСКЛ 10 ЧАЮЩЕЕ ИЛИ,второй и третий элементы И, элементНЕ и третий коммутатор, первый и второй информационные входы которого соединены соответственно с входами старшего знакового разряда множимого и нулевого потенциала устройства, управляющий вход которого соединен суправляющим ьходом третьего коммутатора, первым входом второго элемента И и инверсным вхоДом третьего элемента И, прямой вход которого соединенс выходом регистра знака множимого и вторым входом второго элемента И,выход которого соединен с вторым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и входом элемента НЕ, выход которогосоединен с вторым входом первого элемента И, первый и второй входы третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с выходами третьего элемента И ирегистра знака коэффициента, а выход - с вторым входом второго элемента ИСКЛЮЧА 10 ЦЕЕ ИЛИ, выход третье-.го коммутатора соединен с первым установочным входом регистра множимого,