Устройство для умножения на коэффициенты

СОЮЗ СОВЕТСНСОЦИАЛ ИСТИЧРЕСПУБЛИК 4429 Р 74 ИСАНИЕ ИЗОБРЕТЕН ий и ова льство ССС 7/49, 1986 ство СССР 7/49, 1986 УМНОЖЕНИЯ НА итси к выч т быть исп отно сли ус троис твов. Цель ибласти примания резул нии обге- тавод мог игнал ние ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ Н АВТОРСКОМУ СВИДЕТЕЛЬСТ(57) Изобретениетельной технике изовано при построровой обработки сретения - расширекения за счет фор та умножения в прямом коде со знаком. Предложенное устройство содержит сумматор-вычитатель 1, три сдвиговых регистра 2, 3, 4, регистр 5 множимо" годва регистра 6, 7 коэффициента, два коммутатора 8, 9, счетчик 10 по модулю 2 К, регистр 1 знака множимого, регистр 12 знака коэффициента, два элемента ИСКЛЮЧАЮЦЕЕ ИЛИ 13, 14, элемент И 15, шину 16 множимого, две шины 17 18 коэффициента, установочный вход 20, тактовый вход 21, шину 22 старших разрядов результата, шину 23 младших разрядов результата, последовательный выход 24 результата и выход 25 знака результата с соответствунидими связями, Устройство произит умножение К-разрядного множно на К-разрядный коэффициент.144298/ 10 0 00 1 00 10 старшие разряды Изобретение относится к вычисли.тельной технике и может быть исполь,зовано при построении устройств циф -ровой обработки сигналов,Цель изобретения - расширение области применения за счет Формирования результата умножения в прямомкоде со знаком.На чертеже представлена Функциональная схема устройства.Устройство для умножения на коэФФициенты содержит сумматор-вычитатель1, первый, второй и третий сдвиговыерегистры 2-4, регистр 5 множимого,первый и второй регистры 6 и 7 коэфФициента, первый и второй коммутаторы 8 и 9, счетчик 10 по модулю 2 К,Последовательный сумматор-вычитатель 1 осуществляет суммирование вычитание) множимого с (из) суммой час тичных произведений, Формируемой на его выходе. Эта сумма задерживаетея на С тактов посредством первого сдвигового регистра 2 и первого коммутатора. Конкретная величина задержки определяется кодом первой части коэффициента, который хранится в первом регистре 6 коэффициента и поступает на управляющие входы первого коммутатора 8. Регистр 5 множимого осущест вляет хранение и потактовый сдвиг множимого, поступающего на второй вход последовательного сумматора-вычитателя 1. Третий сдвиговый регистр 4 и второй коммутатор 9 производят 45 Формирование В нулей и К-В младших . разрядов множимого, которые поступают на вычисление в последние К тактов вычисления, Конкретное число нулей В определяется кодом второй части коэффициента, который хранится во втором регистре 7 коэффициента и поступает на управляющие входы второго коммутатора 9.Первый элемент ИСКЛЮЧАК 61 ЕЕ ИЛИ 13 пропускает без изменения число, по". ступающее с выхода второго коммутатора 9, которое используется при вычислении в последние К тактов вычислерегистр 11 знака множимого, регистр12 знака коэффициента, первый и вто-,рой элементы ИСКЛЮЧАЮЛИЕ ИЛИ 13 и 14,элемент И 15, шину 16 множимого, первую и вторую шины 17 и 18 коэффициента, вход 9 знака коэффициента, ус"тановочный вход 20, тактовый вход21, шину 22 старших разрядов результата, шину 23 младших разрядов ре-.зультата, последовательный выход 24результата и выход 25 знака результата с соответствующими связями. Устройство производит умножение К-разрядного множимого на К-разрядный коэффициент, абсолютное значение мантиссы которого имеет вип.1 0 1 00 10 О 1 ния, в случае, если множимое положительное, и инвертирует число, поступающее с выхода второго коммутатора 9, если множимое отрицательное. Регистры 11 и 12 знака множимого и коэффициента осуществляют хранение знакового разряда соответственно множимого и коэффициента весь цикл умно" женин. На инверсном выходе старшего разряда счетчика 1 О по модулю 2 К первые К тактов вычисления присутствует сигнал "Лог.1", а последние К так.1: тов - "Лог.О", На выходе элемента И 15 формируется сигнал, определяющий операцию, которую выполняет последовательный сумматор-вычитатель 1, Причем в случае, если множимое положительное, то в первые К тактов каж-: дого цикла вычисления последовательный сумматор-вычитатель осуществляет суммирование, а последние К тактов вычитание. В случае, если множимое отрицательно, всд 2 К тактов проиэво" дится вычитание. Второй элемент ИСКЛЮЧАЮЦЕЕ ИЛИ 14 Формирует знак результата умножения.Устройство работает следующим обт разом.В начале каждого цикла вычисления на установочный вход 20 устройства поступает импульс, который производит обнуление последовательного суммато144298 ра-вычитателя 1, счетчика 10 и первого, второго и третьего сдвиговых регистров 2-4, Этим же импульсом производится запись множимого с шины 16 множимого в регистр 5 множимого, пер 5 вой и второй частей коэффициента со-. ответственно с первой и второй шин 17 и 18 коэффициента в первый и второй регистры 6 и 7 коэффициента, знака множимого со старшего (знакового) разряда шины 16 множимого в регистр 11 знака множимого и знака коэффициента с входа 19 знака. коэффициента в регистр 12 знакафкоэффициента. Затем на тактовый вход 21 устройства начинают поступать тактовые импульсы, причем их количество в каждом цикле умножения равно 2 К.С началом поступления тактовых 20 импульсов в регистре множимого производится потактовый сдвиг множимого, которое, начиная с младшего разряда, поступает на второй вход последовательного сумматора-вычитателя 1 и в 25 зависимости от значения управляющего сигнала, поступающего с выхода эле- мента И 15, суммируется или вычитается из значения суммы частичных произведений, которая поступает на первый вход последовательного сумматора-вы". читателя 1 с его же выхода, но задержанная на С тактов в первом сдвиговом регистре 2 и первом коммутаторе 8. 7 4 В течение 2 К тактов вычисленияс выхода младшего разряда первогосдвигового регистра 2 на последовательный выход 24 произведения устройства последовательно поступают 2 К битрезультата умножения в прямом коде,Последние К тактов вычисления с выхода старшего разряда первого сдвигового регистра 2 во второй сдвиговыйрегистр 2 переписываются К младшихразрядов произведения. В результатев конце каждого цикла умножения вовтором сдвиговом регистре 3 оказываются сформированными К младших разрядов произведения, которые поступаютна шину 23 младших разрядов произведения устройства, а в первом сдвиговом регистре 2 - К старших разрядовпроизведения, которые поступают нашину 22 старших разрядов произведения устройства. Результат умноженияпредставлен в прямом коде. Знак результата умножения формируется вторым элементом ИСКЛЮЧАЮЩЕЕ ИЛИ 14 взависимости от знаков множимого икоэффициента, хранящихся соответственно в регистре 11 знака множимогои регистре 12 знака коэффициента.Знак результата умножения поступаетна выход 25 знака устройства. Формула изобретенияПо мере выхода из регистра 5 мнот жимого младших разрядов множимого в него на освободившееся место с выхода первого элемента ИСКЛЮЧАИ 5 ЕЕ ИЛИ 13 вновь записывается значение множимого, если оно положительное, или число, ему инверсное, в случае отрицательного множимого. Причем в связи с тем, что в начале каждого цикла умножения третий сдвиговый регистр 4 обнуляется, между старшим разрядом множимого, первоначально записанного в регистр 5 множимого, и младшим разрядом вновь записываемого числа формируется В нулей (В 0).В результате после К тактов вычисления в регистре 5 множимого сформировано число, состоящее из В нулей и К-В бит младших разрядов множимого; или число, инверсное этому. Это число в течение последних К тактов вычисления поступает на второй вход последовательного сумматора-вычитателя 1. Устройство для умножения на коэффициенты, содержащее первый и второй коммутаторы, первый, второй и третий сдвиговые регистры, счетчик по модулю 402 К (где К - разрядность множимого и коэффициента), первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ элемент И, первый и второй регистры коэффициента, регистр множимого, регистр знака множимого, регистр знака коэффициента и последовательный сумматор-вычитатель, выход которого соединен с информационным входом первого сдви " гового регистра, разрядные выходы которого соединены соответственно с информационными входами первого коммутатора, информационные входы первого и второго регистров коэффициента соединены соответственно с разрядами первой и второй шин коэффициента уст" 55 ройства, разрядные выходы первого ивторого регистров коэффициента соединены соответственно с управляющими входами первого и второго коммутато.5 1442987 бров, выход первого коммутатора сое- ра соединен с последовательным выходинен с первым входом последователь- дом результата устройства, выход ного сумматора-вычитателя, выход вто- старшего разряда первого сдвигового рого коммутатора соединен с вторым регистра соединен с информационным входом первого элемента ИСКЛЮЧАЮЩЕЕ входом второго сдвигового регистра, ИЛИ, выход которого соединен синфор- разрядные выходы которого соединены мационным входом регистра множимого, соответственно с шиной младпгих разряустановочные входы которого соедине- дов результата устройства, установочны соответственно с разрядами шины 10 ный вход устройства соединен с входа-. мйожимого устройства, выход регистра ми установки в 0 счетчика по модулюгг гмножимо го соединен с вторым входом 2 К, последовательного сумматора-вычипоследовательного сумматора-вычита- тателя, первого, второго и третьего теля, информационным входом третьего . сдвиговых регистров и с входами раэсдвигового регистра и с первым инфор решения записи регистра множимого, мационным входом второго коммутатора, регистра знака множимого, регистра каждый 1,1+1)-й информационный вход знака коэффициента и первого и второ- которого, начиная с второго, соединен го регистров коэФФициента, тактовый с ь-м разрядным выходом третьего вход устройства. соединен с тактовыми сдвигового регистра, начиная с перво входами счетчика по модулю 2 К, послего разряда, информационный вход ре- довательного сумматора-вычитателя, гистра знака множимого соединен со первого, второго и третьего сдвигостаршим г,знаковым) разрядом шины мно- вых регистров и регистра множимого, жимо го ус тройс тв а, прямой и инв ерс- о т л и ч а ю р е е с я тем, что, с ный выходы регистра знака множимого 2 я целью расширения области применения соединены с первыми входами соответ- за счет формирования результата умноственно первого элемента ИСКЛЮЧАЮЩЕЕ жения в прямом коде со знаком, ин- ИЛИ и элемента И, вход знака коэффи- версный выход старшего разряда счетциента устройства соединен с информа- чика по модулю 2 К соединен с вторым ционным входом регистра знака коэф- ЗО входом элемента И, выход которого Фициента, выход которого соединен с соединен с управляющим входом после- первым входом второго элемента ИСКЛ 10- довательного сумматора-вычитателя, ЧАЮЩЕЕ ИЛИ, разрядные выходы первого прямой выход регистра знака множимосдвигового регистра соединены соот- го соединен с вторьгм входом второго ветственно с шиной старших разрядов элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход ко 35результата устройства, выход младше- торого является выходом знака резульго разряда первого сдвигового регист- тата устройства.Составитель В. ГусевРедактор О. Юрковецкая Техред Л.Сердюкова Корректор И, ггаксимишинецЗаказ 6385/45 Тираж 704 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий11303, Москва, Ж, Раушская наб., д, 4/5Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4