Устройство для умножения

оо 744563 ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИ НВЯЬСТВУ Союз Советскик Социалистических Республик(51)м, к .2 с присоединением заявки Йо 6 06 Р 7/39 Государственный комитет СССР ио делам изобретений и открытий(72) Автор изобретения Я,И,фет Институт математики, Сибирского отделения ЬН СССР(54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ Изобретение относится к области вычислительной техники и предназначено для использования в арифметических устройствах цифровых вычислительных машин.Известны последовательные умножающие устройства, содержащие последовательный двоичный сумматор (1 и (2 .В таких устройствах умножение 10 двух в-разрядных чисел,А = а а а и В = Ь ЬЬ 1 выполняется за 2 т циклов, йричем в первом цикле вырабатывается одно элементарное произведение (а, Ь), во-втором - 15 два (аЬ и а Ь) и т.д., в 2 в-м - одно (а,Ь ) . В каждом цикле вычисляется сумма всех элементарных произведений данного цикла, младший разряд которой дает соответствующий разряд 20 результата (окончательного произведения), а старшие - переносы, учитываемые в следующих циклах. Элементарными произведениями в каждом цикле являются произведения всевозможных пар 25 цифр сомножителей таких, что сумма весов разрядов любой пары равна )с+1, где )с - номер цикла. Количество суммируемых элементарных произведений от 1-го до ш-го цикла увеличивается 30 2на единицу, а от п-го до 2 та-го умень" шается на единицу.Необходимость суммировать большое количество элементарных произведений (до в) является недостатком известных устройств, который обуславливает большую длительностьоперации умножения и усложняет сумматор.Логические методы ускорения умножения в известных последовательных умножающих устройствах не применяют,сяя. Наиболее близким по технической сущности к предлагаемому является устройство для умножения, в котором дпя ускорения операции умножения используется древовидный многовходовый последовательный сумматор, на котором одновременно суммируются все элемеи" тарные произведения каждого цикла 31.Однако большое количество элементарных произведений до та) сохраняется, вследствие чего сумматор должен иметь ю входов, а сложность сумматора, в свою очередь,приводит к снижению быстродействия,Цель изобретения - упрощение устройства и повышение его быстродействия.744563 4Укаэанная цель достигается тем, к первым входам элементов б и 7 И,что устройство для умножения, содер- а также - через элемент 5 НЕ - кжащее регистры множимого и множителя первому входу элемента 8 И. Информаходы прес разователя 10 кои многовходовой одноразрядный сумма- ционные входы преобпоразрядно с выходамитор, содержит коммутатор, преобраэо- дов соединены поразряватель прямого кода в обратный и пре- одноименных разрядобразователи прямого кода в дополнитеяьнысчетчик и элементы И, ИЛИ,ь ыйНвходами коммутатора 13, информационходы которого соединены пораэ:Е йричем щ управляющих входов ные входы кото(в)-разрядность ойерандов) коммутато- рядно с выходамис выходами соответствующихРа подключены к выходам преобраэова- разрядов реги 1теля прямого. коДа в обратный, инфор" 10 первого разр дов регистра 1 множимого. Выходв го разряда регистра 1 множимогомационные входы которого соединены соединен кромен, кроме того, со вторым вхос выходами регистра множителя, а дом элемент 7 Иемент , а выход дополнительуправляющий вход - с вцходом ерепол- ного (в+1) -го раз я а 4нения счетчи а ( ак (р эрядность которого множимого - через преобразователь 12-го Разряда регистраРавна 2 ) и с управляющим входом пер кодов - со вторвходом элементавого преобразователя прямого кода в 6 И Первые (-1) -дополнительный, информационный входкоторого подключен к выходу многовхо- одноименными. н ми входами многовходовогодового одноразрядного сумматора, вхо- одноразрядного оого последовательного дводы которого с первого по в/2-ый со ичного сумматора 3, а-й информаединены соответственно с выходами ционный выход - со вторым входомкоммутатора с первого по (-1) -ый элемента 8 И. Выходы элементов б, 7и выходом элемента ИЛИ, в ийФормаци- и 8 И соединены со входаьи элементаонных входов коммутатора подключены 9 ИЛИ, выход которого подключен кк соответствующим выходам регистра щ Я -му входу сумматора 3, выход котомножимого, вход которого подключен рого соединен с информационным вхоко входу множимого устройства, входдом преобразователя 11 кодов. На тремножителя устройства подключен ко тий вход элемента 7 И поступают таквходу регистра множителя, и ко вхо- товые импульсы 1-го - в-го циклов, аду счетчика, выход переполнения на третий вход элемента 8 И в ( 1) -которого подключен к первым входам го - 2 в-го циклов.первого и второго элементов И и че- Преобразователи ко ов 10 11 12" р элемент НЕ - к первому входу могут быть выполнены по любой известез:третьего элемента И, второй вход ко- ной схеме обеспечиваю йпечивающей при отсутторого соединен с - -ым выхОдом ком- ствии сигнала на управляющемвходемутатора, второй вход второго эле- З выдачу прямого кода, а при наличиимента И соединен с выходом первого этого сигнала - бала - о ратного (дополниразряда регистра множимого, выход тельного) кода двоичног(щ+1) -го азда двоичного числа, по(щ ) -го разряда которого через вто- ступающего на информационные входырой преобразователь прямого кода в преобразователя.дополнительный подключен ко второму 4 О .Коммутатор 13 имеет в управляющихвходу первого элемента И, третьи , входов, в информационных входов ивходы первого и второго элементов И - информационных выходов и обеспесоединенысоответственно с первым 4 вает подключение к своим информаи вторым управляющим входами устрой- ционным выходам тех и только техства, входы элемента ИЛИ подключены 4 информационных входов, которым сок выходам элементов И. ответствуют единичные сигналы на одНа чертеже приведена функциональная схема устройства для умножения.Работа устройства основана наУстРойство содержит а-разрядныйследующих соображениях (дост ат очнорегистР 1 множимого, щ-разрядный о РассмотРеть случай, когда щ - четное),регистр 2 множителя многовходовыйЕсли количество единиц в кодеиодноразрядный (по едовательный д множителя ( меньше или равно .ф товыПолняется обычное умножение прямых(щ+1) -ый разряд 4 регистра множи кодов сомножителей (А к В) Если жеэлемент 5 НЕ, элементы б 7 и 8 И7 в , то вместо этого множимое АЭлемент 9 ИЛИ, преобразователь 10умножается на условныймножитель1прямого кода в обратный преобр з в В, так как при этом получатель 11 прямого кода в допо нител ловное произведение -АВ, то дляный, преобразователь 12 прямого . полУчения правильного результата неда в дополнительный, коммутатор 13 обходимо на выходе устройства измен счетчик 14. що нить знак полученного условногоВход счетчика 14 соединен со вхопроизведения, Умножение выполняетсядом Регистра 2 множителя. Выход в дополнительных кодах.переполнения счетчика 14 подключен А" (А"ао 1+ 2 Азк управляющим входам преобразователя ГАВ )+А - А к10 кодов и преобразователя 11 кодов 5 А"акр" аоп.1 ааг 1("ор)А 2 А 1 О744563 10 Практический смысл этих преобразований заключается в том, что код ВоврМ 7(при (;- ) об яз ат ельно содержит мень 2 тше, чем - единиц. Значит, в любом случае достаточно иметьвходов многовходового последовательного двоичного сумматора. Действительно, если 1, то выполняется Обычное умножение положительных чисел и с помощью коммутатора 13 ко входам сумматора 3 подключаются выходы регистра 1 множимого, соответствующие единицам множителя, которых не больше, чем2 Если 0, то значит в обратном коде множителя не более, чем ( - - ( )2 И 1 единиц, Поэтому для вычисления выражения (АВо о) достаточно иметь ( -- ( ) ВХОД сумматОра а Еще ОДин ВХОД п(Ж -й) необходим для суммирования этого выражения с поправками А и 20 2 А , причем обе эти поправки могут подаваться на один и тот же вход сумматора, так как при последовательном сложении их коды разделены во времени: код поправкиА ,должен 25 подаваться непосредственно после окон- окончания подачи кода А. Как видно из приведенного описания, для работы устройства необходи мо, чтобы ко входам сумматора подключались все выходы регистра множимого, соответствующие единицам множителя либо все выходы регистра множимого, соответствующие нулям множителя. Эти функции выполняет коммутатор 13, управляемый соответственно прямым или обратным кодом множителя. Устройство работает следующим об- щ разом.Сначала множитель В вводится в регистр 2 множителя таким образом, чтобы его младший разряд оказался в 1-м разряде регистра 2. При этом 45 счетчик 14 подсчитывает количество единиц в коде множителя. Так как этот счетчик имеет емкость 2, он выдаетМсигнал переполнения только в том случае, когда- ,. Сигнал переполнения поступает на управляюшде входы преобразователей 10 и 11 кодов, а также на первые входы элементов 6 и 7 И и через элемент 5 - на первый нход элемента 8 И. После этой подготонки начинается собственно умноже" ние, которое состоит из 2 в циклов, При выполнении этих циклов множитель остается неподвижным в регистре 2, а множимое А последовательно продви- гается (младшимиразрядами вперед) 60 через регистр 1 множимого. Кроме того, в 1-м - в-м циклах тактовые импульсы подаются на третий вход эле-мента 7 И, а в (в+1)-м - 2 в-м циклах - на третий вход элемента. б И. 65 Как видно из функциональной схемы при этом выполняется умножение в соответствии с выражением (1),Благодаря описанной конструкции, максимальное количество элементарных произведений, подлежащих суммированию на многовходовом последовательном двоичном сумматоре, уменьшается- в два раза по сравнению с известными устройствами, Это обеспечивает соответствующее упрощение сумматора, и, как следствие, - увеличение быстродействия умножающего устройства. Формула изобретения Устройство для умножения, содержащее регистры множимого и множителя и многовходовой ОДноразрядный сумматор, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства и повышения его быстродействия, устройство содержит коммутатор, преобразователь прямого кода в обратный ипреобразователи прямого кода в дополнительный, счетчик и элементы И, ИЛИ,НЕ, причем ш управляющих входов (в - разрядность операндов) коммутатора подключены к выходам преобразователя прямого кода в обратный, информацион" ные входы которого "оединены с выходами регистра множителя, а управляю" щий вход - с выходом переполнени я счетчика (разрядность которого равна) и с управляющим входом первого Мпреобразователя прямого кода в дополнительный, информационный вход которого подключен к выходу многовходового одноразрядного сумматора, входы которого с первого по в -ый соединеИ 32ны соответственно с выходами коммутатора с первого:по (1) -ьФ, и выходом элемента ИЛИ, щ информационныхвходов коммутатора подключены к соответствующим выходам регистра множимого, вход которого подключен ко входу множимого устройства, вход множителя устройства подключен ко входу регистра множителя и ко входусчетчика, выход переполнения которого подключен к первым входам первого и второго элементов И и через элемент НЕ - к первому входу третьего элемента И, второй вход которого соединен с в/2-ым выходом коммутатора, второй вход второго элемента И соединен с выходом первого разряда регистра множимого, выход (к+1)-го разряда которого через второй преобразователь прямого кода в дополнительный подклю" чен ко второму входу первого элемента И, третьи входы первого и второ" го элементов И соединены соответственно с первым и вторым управляющим входами устройства, входы элемента ИЛИ подключены к выходам элементов И.744563 Составитель В.БерезкинТехред Н, Бабурка Корректор Е,Папп Ианк дакто Подписно филиал ППП Патент, г. Ужгород, ул. Проектная,Источники информации,принятые во внимание при экспертизе 4 1. М,ЬеЬвап е аХ Яег 3,аХ аг 11 ипеМс Веспп 1 ЯОевр Ргос в АРХРЯ РЮССО19 б 5, р. 715-725. Эаказ 3794/13ТиражЦНИИПИ Государственногпо делам изобретений11 3035, Москв а, Ж, Рауш 2. Авторское свидетельство СССР94092.22, кл. 50 б Г 7/39, 1974,3Ва 1 сег Р.И., МССгеа Р.С. А МЯЬвреей яег 1 а 1 аггее пш 11 р 11 ег, фШд 3. -аХ Ргосеввез", 1975,1, 9 4, рр. 343349 (прототип),1коМитета Соткрытийая наб., д