Устройство для умножения

Номер патента: 1088006

Опубликовано: 23.04.1984

Авторы: Кин, Финаев

МПК: G06N 7/08

Метки: дискретной, информации, канала, моделирования, передачи

...ИЛИ и выходам генератора сообщений, второй вход первого элементаИ и входы третьего и четвертого элементов ИЛИ соединены соответственнос выходами блока памяти, и блока за"дания матриц переходных вероятностей,состоящий из группы узлов памяти икоммутатора, информационные входыкоторого подключены соответственно квыходам узлов памяти, группа управляющих входов коммутатора подключенасоответственно к выходам генераторасообщений, группа выходов коммутатора блока задания матриц переходныхвероятностей соединена соответственно с выходами регистров группы блоказадания закона распределения. На фиг. 1 приведена структурная схема устройства; на фиг, 2 - функциональная схема блока задания времени ожидания; на фиг, 3 - структурная схема блока...

Номер патента: 516044

Опубликовано: 30.05.1976

Авторы: Гертиг, Демин, Конотопов

МПК: G06F 7/62

Метки: дискретной, информации, моделирования, передачи, тракта

...тактовой частоты поступает на вход разоимпульсного модулятора 3, где происходит случайное смещение фронтов сформированных тактовых импульсов относительно номинального положения под воздействием случайного напрякения, сформированного в блоке 4 из напряжения белого шума, вырабатываемого генератором 5, Тактовая последовательность подается на вход датчика 6 случайной последовательности, имитирующего информационную цифровую последовательность, и,на блок 8 синхронизации, в котором случайный поток ошибок с выхода датчика 9 привязывается к токовым точкам. Цифровой информационный сигнал и поток ошибок проходят па соответствующие входы сумматора по модулю два, с выхода которого искакенная цифровая последовательность (соответствующая...

Номер патента: 750518

Опубликовано: 23.07.1980

Авторы: Крисилов, Новиков, Палкин, Поляков, Ракоед, Цыпкин

МПК: G06G 7/48

Метки: дискретной, информации, канала, моделирования, передачи

...виде логической единицы в первый разряд регистра 5 сдвига, Сигнал со второго выхода блока 8 через элемент 10 ИЛИ сбрасывает блоки 11 и 12 памяти.Записанная логическая единица последовательно сдвигается во все га разрядов регистра 5 выходным сигналом фазоимпульс. ного модулятора,Аналогично, при появлении на выходе генератора 7 заднего фронта импульса ин. формационной последовательности выра. батывается сигнал на выходах блока 9 вы. деления заднего фронта,С первого выхода блока 9 этот сигнал записывается в виде логической единицы в первый разряд регистра 6 сдвига, а сигнал со второго выхода блока 9 через элемент 10 ИЛИ сбрасывает блоки 11 и 12 памяти.Записанная логическая единица сдви. гается во все фь разрядов регистра сдвига 6 выходным...

Номер патента: 1049915

Опубликовано: 23.10.1983

Автор: Финаев

МПК: G06N 7/08

Метки: дискретной, информации, каналов, моделирования, передачи

...выход тРетьего разряда регистра сдвига соединен с вторым входом запуска датчика знака помехи, выход четвертого разряда подключен к второму входу запуска датчика амплитуды помехи а третий и четвертый входы .блока сравнения соединены соответственно с первым и вторым выходами генератора случайных импульсов и являются второй группой выходов устройства.Кроме того, формирователь сигнала содержит два элемента И, элемент НЕ, элемент задержки и триггер, причем .выход первого элемента И через элемент НЕ, а выход второго элемента И через элемент задержки соединены с соответствующими входами триггера, инверсный выход которого и выход первого элемента И являются соответственно первым и вторым выходами формирователя сигнала; первый инверсныйвход...

Номер патента: 1095194

Опубликовано: 30.05.1984

Автор: Косолапов

МПК: G06G 7/14

Метки: аналого-дискретный, сумматор

...на первом входе блока суммирования 2 и на третьем входе блока суммирования 1 действует сигнал С О.Выходные сигналы блоков суммирования 1 и 2 определяют соответственно соотношениямигде к( - коэФФициент передачи суммирующих блеков 1 и 2 длявходного сигнала х,к - коэффициент передачи блогка суммирования 1 и 2 повторым Входам;у 1 И У 2 - выходные сигналы блоков 1и 2 соответственно.При х, й х ы Зх, пороговый блок 3держит:. ключ 4 закрытым, а ключ 5открытым и задает по третьему входуна блок суммирования 1, а также по .первому входу на блок суммирования 2сигнал сВыходные сигналы блоков суммирования 1 и 2 определяются при этомследующими соотношениями:у, = ),х + ) у + с,у:),х + с. (2),В общем случае при шх 4 с х 4 Ьх, при=-2, Ь=в+2 справедливы...