Устройство для умножения на разрядов множителя

Оп ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республик(22) Заявлено 2802,78 (21) 2580751/18-24 с присоединением заявки Ио(23) Приоритет С 06 Р 7/39 Государственный комитет СССР. по делам изобретений и открытийДата опубликования описания 1506,80(71) Заявитель Московский ордена Трудового Красного Знамени инженерно-физический институт(54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ НА и РАЗРЯДОВ МНОЖИТЕЛЯИзобретение относится к вычислительной технике и может быть использовано в ариФметических устройствах циФровых вычислительных машин.Известно устройство для умножения, содержащее сумматор, регистр множителя, блоки произведения множимого на константы, блоки выдачи произ ведения множимого на константы со 10сдвигом и без сдвига 1 .Недостатком такого устройстваявляется его сложность и низкое быстродействие.Наиболее близким к изобретению является устройство для умножения 15 на и разрядов множителя, содержащее сумматор, блок управления, соединенный с и разрядами регистра множителя, с 1 блоков умножения множимого на константы (2 р +1), где с 1 = 20= щах (21-2 2 к), и = Ек+ к1ек=е+,а+,кч,р =о.,о-в,выходы которых соединены с информационными входами блоков элементов И, 25управляющие входы блоков элементов Исоединены. с соответствующими выходами блока управления, а выходы соединены с входами коммутатора, выходыкоторого соединены со входами сумма- З 0 тора, управляющие входы коммутаторасоедйнены с соответствующими выходамиблока управления 2,Недостатком известного устройстваявляется егосложность.Цель изобретения - упрощениеустройства.Цель достигается тем, что устройство для умножения на и разрядовмножителя, содержащее накапливающийсумматор, регистр веожителя, д блоков умножения на константы (2 рп + 1),где с 1 = щах (2 цк, 2 Е 1- ), и =Фк+(с 1-1, блоки элементов И, блок управления и коммутатор, причем выходырегистра множителя подключены ко входам блока управления, выход блоковумножения соединены со.входами соответствующих блоков элементов И,выходы коммутатора подключены ко входамнакапливающего сумматора, управляющиевходы блоков элементов И, коммутатора и накапливающего сумматора подключены к соответствующим выходамблока управления, содержит первый ивторой блоки сдвига, причем выходыпервого блока сдвига подключены ковходам коммутатора, а входы - к выходам второго блока сдвига, входы0 1,2,3,4,5 б 16 22 32 38 4.8 54 которого подключены к выходам блоковэлементов И,На фиг, 1 представлена функциональная схема устройства для умножения на и разрядов; на фиг. 2 - пример выполнения устройства при п=11.5Устройство содержит регистр 1 множителя, сумматор, 2, блок 3 управления, Ч блоков умножения на константы 4 (4,44); с 1 блоков элементов И 5/5, 5, 5 с 1 ); коммута- ртор б, первый блок 7 сдвига, второйблок 8 сдвига.Алгоритм функционирования устрой. ства описывается К-характеристическими матрицами чисел, построенннымипо следующим законам. Прямоугольнаяматрица О, строится из последовательности натурального ряда 0-2к 3 ктс количеством строк 2 фк и количествостолбцов 2 к, и =,О к + С к. МатрицаР,по числу столбцов делится на2 Одве подматрицы Р.1 к)к и 01 к Каждый член подматрицы Р, равен1 к;)ксумме членов первого столбца и первой строки подматрицы О, , каждый член подматрицы 1)" равен1 к кразности соответствующих столбцови строк подматрицы Р(; Прямоугольная матрица Рстроится"кЗк-аналогичным образом из чисел 0-2 ксоставляющих первую строку подматрицы Ои имеет 2 " строк и1 н н2 к- столбцов, Прямоугольная матрица 0строится аналогичным"к-а к- аобразом из чисел 0-2 к-" и т.д.Прямоугольная матрица О;строитсяиз чисел 0-2 я- и имеет 3 " строке. 1 ,оки 2 4 столбцов.Требуемое произведение ищется ввиде МХ = М В +(В + (В.кф (В ++(+(В+А М, где М - множимое, И - множитель, В.," В,40соответствующие члены первйх столбцов характеристических матриц Р1 4А( - соответствующий член первойстроки подматрицы Р Каждое число Впредставляется в виде 45гЕВ =(Юр +1) 2 2 нн.ГФЕ ге ).)ОЕ-)-ЕО 9;,(2 р,+11, ( 3 - цвлая часть выражения) и, в соответствии с этим, каждому значению мно Ожителя ставится в соответствие четыре одновременно действующих сигнала управления, вырабатываемы;. блоком 3 управления. Первый сигнал управления отпирает соответствующий значению (2 Р+1) блок элементов 5 с 1 И содержимого блока умножения, множимого на данную константу 49, реализуя операцию (2 р,+1) М второй сигнал управления, одновременно с ним поступающий на второй блок сдвига 8, осуществляет сдвиг числа (2 Р,+1) М на требуемое число разрядов влево, реализуя операцию (2 Р,+1)М 2"а 2 Третий сигнал управления поданный на первый блок 7 сдвига, осуществляет сдвиг числа М (2 Р+1)2" на Ок разрядов влево, реализуя операцию (2 Р+1) М 22 ф"к четвертый сигнал управления, подаваемый на коммутатор 6, при сваив ает данному числу Вк в соответствии со значением (1 к+1)-ым разрядом множителя+ , если хЕ=Ои- , если х 0, = 1; нужный. знак, в результате чего в сумматор 2 передается значениеВ. =+ (2 Р +1)М 2 б 2 фкУмножение на данный п-разрядныи множитель осуществляется за к тактов, в каждый из которых аналогичным образом вырабатывается один из членов В.Пример работы устройства для случая и = 11 (фиг.2). При этом устройство содержит регистр 1 мноЖителя, сумматор 2, блок .3 управления, блоки умнОжения множимого на константы 1,3,5 и 7 соответственно 4 А,4,4 э и 44, блоки элементов 5 А,52,5 э и 54 для выдачи содержимого блоков 4,4 4 и 4 4 умножения соответственно, коммутатор 6, блок 7 сдвига, коммутирующий на своих выходах сдвиг своего входного кода на 0,4 и 8 разрядов влево, блок 8 сдвига коммутирующий на своих выходах сдвиг своего входиого кода на 0,1,2 и 3 разряда влево, выходы 9-22 блока управления подключены к соответствующим управляющим входам блоков 5(, 52, 5 з, 54, И блоков 7 и 8 сдвига и коммутатора б.Для этого устройства строятся следующие характеристические матрицы64 80 96 112 70 86 102 118 72 88 104 120 71 87 103 119 10 15 20 25 30 50 Пусть, например, значение множителя равно 1162 - 10010001010. Вматрице 01 число 1162 расположено в правой половине матрицы и емусоответствуют член последнего столбца1280 и член над первой стронкой - 118,число В) = 1280 М =5 2 2 , дляреализации 1280 М возбуждаются управляющие выходы 11, 13, 19 и 20 дляпередачи в сумматор эн ачени я2 80 М,а также выход 22 для введения в,сумматор +1, поскольку 4-й и 8-ойразряды множителя равны единице, означает подачу остальных чисел всумматор в обратном коде.В матрице , числу 118 соответствуют восьмая строка и шестойстолбец, и значения 112 М и б М соот-,ветственно, т.е. В = 112 М =- (7 2 5 )М. Знак числа В- отриО, 5цательный, так как восьмой разрядчисла 1162 равен единице,Реализация числа 112 М производится с помощью сигналов 12, 14, 18 и21, в результате чего множимое,умноженное на 7, из блока 44 черезблок 54 подается на блок 8, которыйсигналом 14 производит его сдвигна 1 разряд влево, реализуя число14 М, затем блок 7 сигналом 18 прой.,- водит сдвиг числа 14 М на 4 разряда 3влево, в результате чего на его выходе образуется число 112 М, далеекою;Утатор 6 сигналом 21 выдает насвой выход это число 112 М в обратномкоде, подавая его в сумматор, В сумматоре образовано число 1280 М + 1 ++ 112 М + 1.Число А . , соответствующее б-мустолбцу характеристической матрице,равно бМ и так как 4-ый.разряд числа 1162 также равен единице, пере 4дается в сумматор в 1 обратном коде,т.е. А = 6 М = (3 2 2 )М реализуется сигналами управления 10, 14,1 7 и 21, т .е . множимое, умноженноена 3 с блока 4 произведения множимого на 3 через блок 5 2 сигналом 10подается через блок 8 со сдвигом на1 разряд влево сигналом 14, черезблок 7 без сдвига сигналом 17 ичерез коммутатор б в обратном коде 5сигналом 21 в сумматор 2, в результате чего в нем образуется значение 1280 М+1+112 М+1+6 М = 128 ОМ+(1+,Аналогичным образом реализуется умножение на любое значение множителяииз множества 0-2Указанное устройство реализуетоперацию умножения на и-разрядный6 73 79 8089 . 95 96105 .111 112121 127 128множитель за К тактов работы схемы,где 1- ъ 3 и имеет значительно меньшеКблоков, чем известное устройство,кроме того поскольку каждый блокпроизведенйя множимого на константуимеет только один блок элементов Идля выдачи своего содержимого, тоони конструктивно совмещаются в одном блоке произведения множимого наконстанту с управляемым выходом,Устройство умножения на 11 разрядный множитель, выполненное аналогично известному, имеет 25 блоковэлементов И, предлагаемое устройство - 4 блока элементов И и коммутатор и два блока сдвига. Если коммутатор, блоки сдвига и блоки элементов И представить выполненными надвухвходовых элементах И, то известное устройство имеет 25 элементовна 1 разряд мновжмого, а предлагаемое устройство - 12 элементов на.разряд, т.е. количество элементовуменьшилось вдвое,Формула изобретения Устройство для умножения на и разрядов множителя, содержащее накапливающий сумматор, регистр множителя, 9 блоков умножения на константу (2 Р,+1), где д = щах (2к2 1 ), и =Хмк+к 1 к= к-+ фк-+Г Р,= 01,., (3 - 1), блоки элементов И, блок управления и коммутатор, причем выходы регистра множителя подключены ко входам блока управления, выходы блоков уьщожения соединены со входами соответствующих блоков элементов И, выходы коммутатора подключены ко входам накапливающего сумматора, управляющие входы блоков элементов И, коммутатора и накапливающего сумматора подключены к соответствующим выходам блока управления, о т л н ч а ю щ ее с я тем, что, с целью упрощения устройства, оно содержит первый и второй блоки сдвига, причем выходыпервого блока сдвига подключены ковходам коммутатора, а входы - к выходам второго блока сдвига, входы Источники инФормации,принятые во внимание при экспертизекоторого подключены к выходам блоковэлементов И. 1. Авторское свидетельство СССР Р 255648, кл. С Об Р 7/54, 1968. 2. Авторское свидетельство СССР741265 оставитель В. Березкинехред Н,Бабурка. Корре щома аказ 3326/7 о Ужгород, ул. Прое ктн ая, 4 Патент илиал дактор Ю . Петрушко ЦНИИ п 13035Тираж 751Гс"ударственно делам изобретен Москва, Ж, Р Подписно омитета ССС открытий кая наб., д