Сумматор избыточной минимальной системы счисления

ЬСТ К РСКОМУ СВИ чичет с эле- дноент сумржатнивгде а;а 0У= при (0при 0 1.1-2)+Р(-3) при з.) 1 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИПРИ П(НТ СССР 1(56) Авторское свидетельство СССР В 1278835, кл. С 06 Р,7/49, 1985.Авторское свидетельство СССР В 1363188, кл. С 06 Р 7/49, 1986. (54) СУММАТОР ИЗБЫТОЧНОЙ МИНИМАЛЬНОЙ СИСТЕМЫ СЧИСЛЕНИЯ(57) Изобретение относится к вычислительной технике и средствам передачи данных и может быть использовано Изобретение относится к вычислительной технике и может быть использовано для параллельного суммирования многоразрядных двоичных чисел.Цель изобретения в ,расширение функциональных возможностей за счет накопления результата.На фиг. 1 представлена схема м-го одноразрядного сумматора; на фиг,2- схема второго одноразрядного сумматора; на фиг. 3 - схема первого од.норазрядного сумматора.м-й одноразрядный сумматор (фиг.1) содержит вход 1 слагаемого м-го одноразрядного сумматора, первый 2 и второй 3 входы переноса м-го одноразрядного сумматора, вход 4 сброса м-го одноразрядного сумматора, выходы соответственно суммы 5 и переноса 6 м-го одноразрядного сумматора, элемент ИЛИ 7, элемент И 8 и триггер 9.Второй одноразрядный сумматор (фиг. 2) содержит с первого по четвердля суммирования многоразрядныхсел. Цель изобретения - расширенфункциональных возможностей за снакопления результата, Сумматорбыточной минимальной системы счиления содержит в каждом разряденоразрядный сумматор, причем перодноразрядный сумматор содержитменты ИЛИ, И и триггер, второй оразрядный сумматор содержит элемИЛИ и триггер, все одноразрядныематоры, начиная с третьего, содеэлементы ИЛИ, И и триггер каждый3 з.п. ф-лы, 3 ил. тый входы 10-13 переноса соответственно и вход 14 сброса второго одноразрядного сумматора, выход 15 суммьвторого одноразрядного сумматора,элемент ИЛИ 16 и триггер 17,Первый одноразрядный сумматор(фиг. 3) содержит вход 18 слагаемого, первый вход 19 переноса и вход20 сброса первого одноразрядного сумматора, выходы соответственно суммы21 и переноса 22 первого одноразрядного сумматора, элемент ИЛИ 23, элемент И 24 и триггер 25.Любое натуральное число А в мимальной системе счисления предсталяется в виде многочлена:1539768 510 15 дующим образом,Значение Р (и+2) является мощностьюи-разрядного минимального кода, Предлагаемый способ сложения основан на соотношенииР( ь.)+У (1) =У(з.) + (1-2) +У( з.-3), (2) 20 25 30 35 40 45 50 дом переноса иэ (м+3)-го разряда; вход 3 - входом переноса из (м+2)-го разряда; выход 6 - выходом переноса в (м) и (м)-й разряд; вход 12 входом переноса из первого разряда; вход 11 - входом переноса из четвертого разряда; вход 13 - входом переноса из третьего разряда; вход 10 выходом переноса иэ пятого разряда; вход 19 - входом переноса из четвертого разряда; выход 22 - выходом переноса во второй разряд.Сумматор (фиг. 1-3) работает слеПри поступлении на вход сумматора единичных разрядов слагаемых формируется сигнал суммы, равный единице, сигнал переноса в (-2) и (-3)-йразряды тоже равны единице.При поступлении на вход сумматораодного единичного и одного нулевогосигналов сигнал суммы равен единице,а сигнал переноса - нулю.При поступлении на вход сумматорасигналов переноса из (+2) или (1++3)-го разрядов сигнал суммы данногоразряда равен. единице, а сигнал переноса при этом равен нулю.При поступлении на вход первогоразряда сумматора двух еДиничных разрядов сигнал суммы этого разряда равен нулю, а сигнал переноса во второйразряд равен единице.При поступлении на вход первогоразряда единичного сигнала слагаемого и одного нулевого сигнал суммыданного разряда равен единице, асигнал переноса во второй разряд приэтом не возникает,При поступлении на вход первогоразряда сигнала переноса из четвертого разряда сигнал суммы данного разряда равен единице, а сигнал переноса равен нулю.При поступлении на вход третьегоразряда двух единичных слагаемых возникает сигнал суммы данного разряда,равный единице, и единичный сигналпереноса на второй разряд.При поступлении одного единичногослагаемого сигнал суммы равен единице, а сигнал переноса не возникает. Формула изобретения 1, Сумматор избыточной минимальной системы счисления, содержащий и одноразрядных сумматоров (и - количест 5 15397 во разрядов слагаемых), причем выходы суммы одноразрядных сумматоров являются выходами соответствующих разрядов суммы сумматора входы разря 5 дов слагаемого которого соединены соответственно с входами слагаемых одноразрядных сумматоров, кроме второго, первый вход переноса Е-го одноразрядного сумматора (1=1..п) соединен с выходом переноса (1 с+3)-го одноразрядного сумматора, второй вход переноса р-го (р=2 п) одноразрядного сумматора соединен с выходом переноса (р+2)-го одноразрядно.го сумматора, выход переноса первого одноразрядного сумматора соединен с третьим входом переноса второго одноразрядного сумматора, четвертый вход переноса которого соединен с вы ходом переноса третьего одноразрядного сумматора, о т л и ч а ю щ и йс я тем, что, с целью расширения функциональных возможностей за счет накопления результата, вход начальной 25 установки сумматора соединен с входа ми сброса одноразрядных сумматоров с первого по п-й.2, Сумматор по п. 1, о т л и ч аю щ и й с я тем, что второй одно разрядный сумматор содержит элемент ИЛИ и триггер, причем с первого по четвертый входы переноса второго одноразрядного сумматора соединены с соответствующими входами элемента ИЛИ, 3 выход которого соединен с входом. установки в "1" триггера; вход установ" ки в "0" и выход которого являются соответственно входом сброса и выхо 68 6дом суммы второго одноразрядного сумматора.3. Сумматор по п. 1, о т л и ч аж щ и й с я тем, что м-й (м=3 п)одноразрядный сумматор содержит элемент ИЛИ, элемент И и триггер, причем вход сброса м-го одноразрядногосумматора соединен с входом установки в "О" триггера, выход которого соединен с первым входом элемента И,выход которого является выходом переноса м-го одноразрядного сумматора,вход слагаемого которого соединен свторым входом элемента И и с первымвходом элемента ИЛИ, второй и третийвходы которого соединены соответственно с первым и вторым входами переносам-го одноразрядного сумматора, выходсуммы которого соединен с выходом триггера, вход установки в "1" которогосоединен с выходом элемента ИЛИ,4. Сумматор по и. 1, о т л и ч аю щ и й с я тем, что первый одноразрядный сумматор содержит элементИЛИ, элемент И и триггер, причем входсброса, выход суммы и выход переносапервого одноразрядного сумматора соединены соответственно с входом установки в 0" и выходом триггера, с выходом элемента И, первый и второйвходы которого соединены соответственно с выходом триггера и с первымвходом элемента ИЛИ, выход которогосоединен со счетным входом триггера,вход слагаемого и первый вход переноса первого одноразрядного сумматора соединены соответственно с первыми вторым входами элемента ИЛИ,