Патенты с меткой «ттл»

Устройство согласования ттл с мдп интегральными схемами

Загрузка...

Номер патента: 513502

Опубликовано: 05.05.1976

Авторы: Герасимов, Гусаков, Кармазинский, Орлов, Штанько

МПК: H03K 19/00

Метки: интегральными, мдп, согласования, схемами, ттл

...на до-" полкяющвх МДП-транзис-орах, Недос,тетками этого устройства являются значительная величина потребляемой мощности и ухудшение надежности.С целью новыжения надежности и уменьшения потребляемой мошиости в предложенное устройстВо введены два дополнительных инверторе иа дополняющих МДП-транзисторах; затвор- ф -канального трайзистора первого дополнительного вввертора соедмиен с выходом второго дополиительиого внвертора, а затвор-канального транзистора второго дополнительного иывертора - с выходом первого дополнительного иивертора, затворы и -канальных транзисгоров первого и второго дополнительных инверторов соединены со входом и выходом инвертора сооьветственно.На чертеже представлена схема устройства, которое состоит из...

Устройство согласования ттл с мдп элементами

Загрузка...

Номер патента: 932617

Опубликовано: 30.05.1982

Авторы: Воронцов, Ушаков

МПК: H03K 19/00

Метки: мдп, согласования, ттл, элементами

...транзисторов подключены к затворам нагруэочНых-канальных транзисторов.На чертеже представлена электрическая принципиальная схема устройства согласования.Устройство включает логический инвертор 1 на комплементарных МДП-транзисторах и первый и второй ТТЛ-инверторы 2 и 3 с открытым коллектором и включены между первой низковольтной шиной 4 питания и общей шиной 5, а два дополнительных инвертора 6 и 7 на МДП-транзисторах включены между второй высоковольтной шиной8 питания и общей шиной 5Затворы нагрузочного р -канального МДП-транзистора 9 и переключающего И -канального МДП-транзистора 10 инвертора 6 подключены к выходу инвертора 7, а затворы нагрузочного Р -канального ИДП-транзистора 11 и переключающего и -канального МДП-транзистора...

Буферное логическое ттл устройство

Загрузка...

Номер патента: 993477

Опубликовано: 30.01.1983

Авторы: Авдеев, Кружанов, Эннс

МПК: H03K 19/00

Метки: буферное, логическое, ттл

...с анодом диода 17, Коллектортранзистора 15 соединен через резистор 18 с шиной 3 питания и черезрезистор 19 - с обцей шиной 8, атакже с базой транзистора 20Эмиттер транзистора 15 и эмиттер транзистора 20 соединены с эмиттеромтранзистора 16, Коллектор транэистора 20 является выходом устройства,реализующим функцию инверсии. Катоддиода 17 соединен с ключом 21, атакже соединен С базой двухэмиттерного транзистора 22 и через резистор 23 - с шиной 3 питания, Второй конец ключа 21 соединен с общей ши- .ной 8. Первый эмиттер транзистора 22соединен с коллектором транзистора16, второй - с коллектором транзистора 20, коллектор транзистора 22соединен с шиной 3 питания. Коллек-тор транзистора 20 соединен черезрезистор 24 с шиной 3 питания, Коллектор...

Способ контроля ттл интегральных схем

Загрузка...

Номер патента: 1056088

Опубликовано: 23.11.1983

Авторы: Кузнецов, Макеев

МПК: G01R 31/28

Метки: интегральных, схем, ттл

...напряжения источника питания резко повышается чувствительность выходных статических параметров ИС к внутрисхемным утечкам. С уменьшением напряжения питания увеличиваются критические величинысопротивлений утечек, приводящихк аномальным изменениям выходных параметров. При этом появляется возможность при нормальной температуреотбраковывать ИС с дефектами, которые известными способами выявлялись лишь при изменениях температуры. Теоретически минимальная величина напряжения питания, при которой ТТЛ ИС еще Функционирует, составляет 2,8 В, Однако на практике, в силу разброса электрофизических параметров компонентов в пределах допусков, данная величина напряжения приводит к отбраковке большого количества годных ИС, Выбор величины...

Способ контроля ттл итегральных схем

Загрузка...

Номер патента: 1675804

Опубликовано: 07.09.1991

Авторы: Воинов, Кураченко, Макеев

МПК: G01R 31/28

Метки: итегральных, схем, ттл

...величину входного воздействия Овх до тех пор, пока выходное 5804напряжение логической "1" не достигает минимального значения допускаемого техническими условиями Оссн, При этом токи через эмиттерные переходы транзисторов 5 ИС минимальны, а их сопротивления максимальны. Постепенно с шагом ЛОсс снижают напряжение питания,Выбор шага Ь О обусловлен следую 10 щими требованиями. Требуется минимальное значение шага для обнаружения скольугодно малых аномалий и существуют естественная погрешность измерений напряжений измерительной установки и15 естественно малая (до 0,0005 В) неравномерность хода зависимости Он - Ф(Осс) - выходного напряжеНия логической "1" отнапряжения питания. Поэтому шаг снижения напряжения питания выбирается по20 крайней...