Способ контроля ттл интегральных схем
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСИИХРЕСПУБЛИН 09) (11) 116011312 ОМИТЕТ СССРНИЙ И ОТНРЫТИЙ удАРстВенн ДЕЛАМ ИЗО ЗОБРЕТЕНИЯ,: ЕЛЬСТВУ ПИСАН(71) Московский институт элной техники(54)(57) СПОСОБ КОНТРОЛЯ ТТЛ ИНТЕГРАЛЬНЫХ СХЕМ, включаняций измерениеих статических параметров при номинальном напряжении питания, о т л ич а ю щ и й с я тем, что, с цельюупроцения контроля, производят измерение статических параметров интегральных схем при напряжении питания в диапазоне 3,1 - 3,2 В, определяют разность значениЯ статическихпараметров, измеренных при номинальном и пониженном напряженияхпитания и сравнивают эту разностьс эталонным значением.5 30 15 20 25 30 35 40 числаотбракованных ИС для двух групп заведомо годных ИС и ИС со Скрытыми45 50 55 Изобретение относится к контрольно-измерительной технике в микроэлектронике и предназначено для отбраковки дефектных ТТЛ интегральныхсхем,(ИС) с номинальным напряжениемпитания 5 В,Известен способ контроля ИС поцепи питания, при котором подаютноминальное напряжение питания одновременно на контролируемую и опорнуюИСна их входы подают испытательныйсигнал, а о годности контролируемойИС судят по отличию потребляемых поцепи питания токов контролируемойи опорной ИС Г 11 .Недостатком этого способа является невозможность выявления ИС соскрытыми дефектами.Наиболее близким по техническойсущности к изобретению являетсяспособ контроля полупроводниковых.приборов, включающий помещение контролируемых ИС в термокамеры, задание повышенной и пониженной темпе"ратур, выдержку в течение 30 мин,измерение при каждой температурестатических параметров при номинальном напряжении питания, вынесениерешения о годности ИС на основаниисоответствия измеренных параметров,техническим условиям Я .Недостатком известного способаявляется его сложность, связанная .с необходимостью создания темпера"турных режимов путем выдерживанияконтролируемых ИС в термокамере,Целью изобретения является упрощение контроля ТТЛ ИС,Поставленная цель достигаетсятем, что согласно способу контроля,ТТЛ ИС, включающему измерение ихстатических параметров при номинальном напряжении питания, производят измерение статических параметров ИС при пониженном напряжениипитания в диапазоне 3,1 - 3,2 В, оп 1ределяют разность значений статичес)ких параметров, измеренных при номинальном и пониженном напряженияхпитания и сравнивают эту разностьс эталонным значением.На чертеже приведены зависимостичисла отбракованных ИС от величиныпониженного напряжения питания (1группа ИС годных при нормальной температуре, но из-за различных дефектов не удовлетворяющих требованиямТУ при крайних значениух рабочихтемператур (-60 и +125 С); 2 - груп-па ИС годных во всем диапазоне ра-бочих температур) .В результате анализа отказов ИСпри испытаниях и эксплуатации, атакже анализа брака с различныхконтрольно-измерительных операцийв производстве ИС выявлены основныевиды дефектов, снижающих качествои надежность ИС. Для ТТЛ ИС наиболее 6 часто встречающимися являются 4,факты, приводящие к утечкам между различными узлами схемы, Так при контроле ТТЛ ИС с сопротивлением утечки на подложку базы входного транзистора, равной 5 кОм, ее можно выявить лутем измерения напряжения логического нуля только при -бООС. При более высоких температурах эта утечка не выявляется. При длительной эксплуатации вследствие протекания различных Физико-химических процессов величина утечки по дефекту может меняться, что приводит к катастрофическому отказу. Поэтому такие утечки опасны с точки зрения надежности.При уменьшении напряжения источника питания резко повышается чувствительность выходных статических параметров ИС к внутрисхемным утечкам. С уменьшением напряжения питания увеличиваются критические величинысопротивлений утечек, приводящихк аномальным изменениям выходных параметров. При этом появляется возможность при нормальной температуреотбраковывать ИС с дефектами, которые известными способами выявлялись лишь при изменениях температуры. Теоретически минимальная величина напряжения питания, при которой ТТЛ ИС еще Функционирует, составляет 2,8 В, Однако на практике, в силу разброса электрофизических параметров компонентов в пределах допусков, данная величина напряжения приводит к отбраковке большого количества годных ИС, Выбор величины пониженного напряжения питания произведен эмпирически. На чертеже показаны эмпирические распределения дефектами. При снижении напряжения питания увеличивается процент отбра- ковываемых дефектных схем. Однако при напряжении питания ниже 3,1 В начинают в значительном количестве браковаться и годные ИС. Оптимальн с точки зрения эффективности контроля и экономичности производства является диапазон 3,1 - 3,2 Ъ. Конкретное значение пониженного напряжения питания внутри данного диапазона зависит от требований Тукоторые колеблются в зависимости от.типа ИС, от допустимых значений риска поставщика и заказчика, от условий и целей производства.При анализе значений выходных статических параметров годных и дефектных схем установлено, что оценку годности ИС целесообразно проводить по величине изменения параметра при изменении напряжения питания. Это дает возможность не браковать те ИС,у которых завышенные или заниженныеабсолютные значения параметров,обусЗаказ 9294/37 Тираж 710ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, ЖРаушская наб., д. 4/5 Филиал ППП 1 Патентф 1, гужгород, ул. Проектная, 4 ловленные не каким-либо дефектом, а получившимся соотношением электро- физических параметров компонентов, Такие ИС не удовлетворяя по абаот лютной величине выходных статических параметров жестким требованиям метоперационного контроля, тем не менее могут отличаться хорошей стабильностью и нормально функционируют при различных режимах эксплуатации.Даннцй способ опробируют в производстве биполярных ИС транзисторно- транзисторной логики при измерении выходных напряжений логического ноля и логической единицы При измерении статических параметров схем при комнаткой температуре до разделенияпластин на кристаллы измерение статических параметров проводят при двух величинах напряжения питания. Сначала - при напряжении, равном 4,5 В, затем - при напряжении, равном 3,2 В. При этом годными считают схемы, у которых разница выходных напряжений логического нуля измеренных при двух величинах напряжения питания не превышает 60 мВ, а разница выходных напряжений логической единицы не более 1,5 В.Например, если при литании 4,5 В выходное напряжение логического ноля равно 300 мВ, а при питании 3,2 В оно увеличивается, до 340 мВ, то такая ИС считается годной. если увеличение составляет Долее 60 мВ и значение параметра равно, например, 380 мВ, то такаясхема считается негодной. Аналогично для выходного напряжения логической единицы.После разделения данных пластинна кристаллы, сборки кристаллов вкорпусы н контроля статических параметров полученных схем при повышен,ной и пониженной температурах, т.е.при Т:-60 фС и при Т=+125 С, выход 10 годных при повышенной и пониженнойтемпературах увеличивается по сравнению с текущей продукцией, контролируемой по известному способу, всреднем на 7,2. Таким образом, 15 предлагаемый способ контроля озволяет при комнатной температуре доразделения пластин на кристаллы отбраковывать ИС с низкой температурнбй стабильностью статических параро метроПредлагаемый способ контроля ТТЛИС проводят при комнатной температуре и может быть применен при контроле параметров схем до разделенияпластин на кристаллы, Это позволитза счет отбраковки негодных схемна более раннем этапе технологического процесса избежать затрат связанных со сборкой этих схем в кор-пусы, а также с операциями нагреваи охлаждения ИС. Проведение контроля схем при двухнапряжениях питанияпозволит также повысить качествовыпускаемых ИС.
СмотретьЗаявка
3425334, 14.04.1982
МОСКОВСКИЙ ИНСТИТУТ ЭЛЕКТРОННОЙ ТЕХНИКИ
МАКЕЕВ ВИКТОР ВЛАДИМИРОВИЧ, КУЗНЕЦОВ ЮРИЙ НИКОЛАЕВИЧ
МПК / Метки
МПК: G01R 31/28
Метки: интегральных, схем, ттл
Опубликовано: 23.11.1983
Код ссылки
<a href="https://patents.su/3-1056088-sposob-kontrolya-ttl-integralnykh-skhem.html" target="_blank" rel="follow" title="База патентов СССР">Способ контроля ттл интегральных схем</a>
Предыдущий патент: Устройство для разбраковки силовых полупроводниковых приборов
Следующий патент: Устройство для контроля интегральных микросхем
Случайный патент: Устройство для автоматическогонеразрушающего контроля изделий