Устройство для контроля интегральных схем

СОЮЗ СОВЕТСКИХ СОЦИАЛИСТИЧЕСИИХРЕСПУБЛИК в гз/ог СОРРЫТИЙ ОПИСАНИЕ ИЗОБРЕТЕН и Ю ГОСУДАРСТВЕННЫЙ КОМИТЕТ ПО ДЕЛАМ ИЗОБРЕТЕНИЙ. И О К АВТОРСКОМУ СВИ(71) Специальное конструкторское технологическое бюро управлякщихвычислительных комплексов (53) 681.32.001(0888)(56) 1. Патент СИА В 3833853, кл. 324"73, опублик. 19742. Авторское свидетельство СССР 9 553618, кл. С 06 Г 11/00, 197.5:,(прототип).:(54)(57) УстРОЙствО ДлЯ кОнтРОлЯ ИНТЕГРАЛЬНЫХ СХЕМ, содержащее эталонную.интегральную схему,. выходы которой подключены к первым входам блока сравнения, вторые входы ,которого соединены с первыми выходами блока буферных элементов и с первыми входами дешифратора, блокаиндикации и селектора состояний,вторые входы которого подключенык вторым выходам блока буферных .элементов и вторьвю;входам дешиф"ратора и блока индикации, третьивходы которого соединены с выходамблока сравнения и с третьими входами дешифратора, четвертыми входами подключенного к выходам селектора состояний, о т л и ч а ющ е е с я тем, что, с цеюцюрасширения функциональных возможностей устройства, в него введены пер-,вый и второй регистры и блок элементов И-НЕ, первые входы которогосоединены с вторыми выходами блока буферных элементов, вторые входы -.с выходами первого регистра,третьи входы с выходами второгорегистра, а выходы - с входами эталонной интегральной схемы.Изобретение относится к вычислительной технике, в, частности ксредствам контроля цифровых модулей,и может быть использовано для целей функциональной проверки.и диагностики неисправностей средстввычислительной техники и автоматики и процессе их производства и технического обслуживания.Известно устройство для контроляинтегральных схем, содержащее эталон 0ную интегральную схему, входы которойподключены к выходам буферных элементон, блок сравнения, соединенный свыходами буферных элементов и эталонной интегральной схемы, блок инди 15кации, соединенный входами с выхода-ми буферных элементов,и блока сравнения 1,Недостатком этого устройстваявляется отсутствие возможностиостанона выдачи текста на том наборе,20н:котором обнаружено несравнениесигналов обеих схем или остановапри возникновении ожидаемой комбинации сигналон на выводах контролируемой схемы. 25Наиболее близким к изобретениюявляется устройство для контроля интегральных схем, содержащее эталоннуюинтегральную схему, выходы которойподключены к первым входам блока с ЗОсравнения, вторые. входы которой соединены с первыми выходами буферных эле-ментов и первыми входами дешифратораблока индикации и селектора состояний вторые входы селектора состоя ний соединены с вторыми выходамибуферных элементов, вторыми входамиблока индикации и вторыми входамидешифратора, третьи входы которогосоединены с выходами блока сравнеяи 40ния и третьими входами блока индикации, четвертый вход денжфраторасоединен с выходом селектора состояний, выход дешифратора соединен свыходом устройства, первые входыкоторого соединены с входами буферных элементов 2Недостатком изйестного устройства являютсяограниченныеФункциональные возможности.В устройствах цифровой вычислительной техники часто встречаетаяприменение последовательностныхинтегральных микросхем таким образом, что выводы начальной установкиэтих микросхем. не исгользуются55или в схеме устройства используютсямикросхемы, у которых эти входывообще ртсутствуют.При проверке блоков этих,устройств после выдачи питания на 60проверяемую и эталонную интегральные микросхемы они мохт установиться в различные состояния. Вследствиеэтогб исключается воэможность проверки блокОВ с помОщью Устройству 65 использующих принцип сравнения выходных сигналов микросхем без предвари-.тельной установки этих микросхемв идентичные состояния. Однако визвестном устройстве контроля отсутствует возможность такой установки.,К недостаткам устройства следуетотнести также низкую производительноность при анализе качества и полнотытеста путем наблюдения состояниявыводов контролируемой и эталонноймикросхем, проводимое после останова выдачи теста на каждом наборе,т.е. н шаговом режиме. В условияхпромышленного производства средствцифровой вычислительной техникипри разработке контрольных тестовдля проверки цифровых блокон широкой и чистоизменяющейся номенклатуры этот фактор может быть решающим при выборе контрольного оборудования для анализа тестов.Предлагаемое устройство в значительной мере устраняет. недостаткиизнестных устройств.Целью изобретения является расширение функциональных возможностей устройства,Поставленная цель достигаетсятем, .что в устройство для контроляинтегральных схем, содержащее эталонную интегральную схему, выходыкоторой подключены к первым входам блока сравнения, вторые входыкоторого соединены с первыми выходами блока буферных элементов и пер"ными входами дешифратора, блока ин-дикации и селектора состояний,вторые входы которого подключены к вторым выходам блока буферных элементов и.квторым входам дешифратора и блока индикации, третьивходы которого соединены с выходамиблока сравнения и с третьими входами дешифратора, четвертыми входамиподключенного к выходам селекторасостояний, введены первый и второйрегистры и блок элементов И-НЕ, первые входы которого соединены с вто-.рыми выходами блока буферных элементов, вторые входы. - с выходами пер-.вого регистра, третьи входы - с вы-.ходами второго регистра, а выходы - .с входами эталонной интегральнойсхемы.На чертеже представлена блоксхема предлагаемого устройстваУстройство .содержит связанныйс входами 1 и. 2.устройства блок .буферных элементов З,.входы 4 и 5устройства, связанные с.вторымрегистром 7., блок .8 элементов И-НЕэталонную интегральную. схему 9,блоК 10 сравнения, блок 11 индикации, селектор 12 состояний,. дешифратор 13.Устройстно работает следующимобразом.15 Входы 1 и 2 устройства подключаются к выводам выбранной интегральной схемы цифрового блока и к входам этого блока прикладывается тест, вырабатываемый некоторым внешним устройством задания тестов. 5 Сигналы, возникающие на входах контролируемой интегральной схемы в каждом такте теста поступают на входы 1 устройства и через элементы блока 3 на входы блока 8. 10 В зависимости от состояния разрядов регистра б блок 8 коммутирует на вход эталонной интегральной схемы 9 сигналы с соответствующих этим разрядам выходов блока 3 или выходов регистра 7. Выходные сигналы контролируемой интегральной схемы через входы 2.устройства и блока 3 передаются в блок сравнения 10, который производит срав-. нение этих сигналов с выходными сигналами эталонной интегральной схемы 9 и выдает сигнал о результа.тах сравнения на один из входов дешифратора 13.25С выходов блока 3 сигналы посту" пают также на входы селектора 12, который производит сопоставление их значений с значениями, установлен" ными в нем предварительно, и при сов-. падении выдает сигнал на вход дешифр;.:З 0 ратора 13. Кроме этого сигнала и сигнала блока 10 сравнения в дешифра. тор 13 поступают также сигналы с выходов блока 3, отражающие результат проверки сигналов контролируемой 35 интегральной схемы на отклонение от допустимых значений потенциалов фф 1 ф и фф 0 фф. Дешифратор 13 анализируетв каждом такте теста значе ния всех указанных сигналов и при 4(1 наличии .условий вырабатывает сигнал останова выдачи теста.Условиями останова могут быть отклонение сигналов на выводах контро-.: лируемой интегральной схемы .за пре делы областей потенциалов 1 и 0, несовпадение логических значений выходных сигналов контролируемой и эталонной интегральных схем, совпадение логических значений сигналов на выводах контролируемой интегральной микросхемы с значениями, предварительно заданными в селек- торе 12.При каждом из указанных условий блок; 11 обеспечивает индикацию ло- гических.значений сигналов выводов контролируемой интегральной схемы,результатов сравнения ее выходови выходов. эталонной схемы,. результатов .допускового контроля. 60При контроле с помощью предлагаемого устройства цифровых блоковс последовательностными интегральными микросхемами и при отсутствии у этих микросхем входов начальной б 5 установки или применении микроСхембез использования входов начальнойустановки устройство осуществляетостаиов выдачи теста по заверше"нию начальной установки проверяе"мой микросхемы. Останов происходйтпри сравнении логических значенийсигналов на выводах этоймикросхемысо значениями, записанными в селектор 12. Затем с входа 4 устройствав регистр б заносится информация,определяющая прохождение информации от регистра 7 на те вы"воды эталонной схемы, воздействуяна которые определенным тестомможно привести эталонную схему всостояние, идентичное проверяемой.Занесение этого теста в регистр7 осуществляется через вход 5устройства. Достижение идентичногосостояния эталонной и проверяемойсхем фиксируется блоком 10 и регистрируется блоком 11, после чего осуществляется запись информации с входа 4 устройства в регистр б для осуществления коммутации выходов буферных элементов блока 3 через блокВ на входы эталонной схемы 9. Затемначинается выдача теста с набора, накотором осуществлен останов,При проверке качества теста метосдом моделирования неисправностей врегистр б.производится запись инфор-мации, коммутирующей через блок 8на исследуемый вывод (или выводы)эталонной интегральной схемы 9 соответствующий ей выход (или выходы)регистра 7. Затем в этот разряд(или разряды) регистра 7 заноситсяв зависимости от моделируемой неисправности постоянная 1 или0,Если тест позволяет обнаруживать смоделированную неисправностьто блок 10 фиксирует несравнениереакпий эталонной микросхемы"9 ипроверяемой, о чем выдает информацию в блок 11 и сигнал останова в дешифратор.Если при моделировании неисправноности несравнение не наступает, этотфакт говорит об отсутствии полнотытеста. Тест считается некачественным и тоебюшим доработки.В тех случаях когда при включении питания микросхемы установились в различные состояния,введение регистра 7 , регистра би блока 8 позволяет установитьэталонную схему 9 путем выдачина нее определенного теста всостояние, идентичное проверяе-мой, и тем самым исключить случаиложной браковки интегральных микросхем при контроле цифровых объектов,При проверке качества теста введение перечисленных признаков в устройство позволяет повысить произво- .1029146 Составитель Е.ВорсобинаРедакторА,Гулько. . Техред С.Мигунова , КорректорО.БилакЮ Е Фе 4 в Ю Ю еаЗаказ 4977/45 Тираж.874..ПодписноеВНИИПИ Государственного комитета СССРпо делам. изобретений.и открытий113035,.Москва, Ж-.35, Раушская наб , д. 45 филиал.ППП,Патент.,.г. Ужгород,.улПроектная, 4 дительность проверки путем модели- .рования одиночных и груповых неисперавностей по выводам эталонноймикросхемы,.при этом проверка тес"та производится в автоматическомрежиме. Расширение класса контролируемых объектов и Повышение производительности при проверке качества теста устройством с применением изобретения. позволяет получить значительный экономический эффект.