Устройство контроля интегральных схем

(51) С 01 К 31/26; б рт рь ТЕНИ АВТОРСК(56) Р 53 Р. 74 л и- элек ем,ыпол т ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ АНИЕ ИЗОБРЕ ОМУ СВИДЕТЕЛЬСТВ(54)(57) 1. УСТРОИСТВО КОНТРОЛЯ ИНТЕГРАЛЬНЫХ СХЕМ, содержащее генератор тестов, первая группа, выходовкоторого подключена к входам интегральной схемы, а первый его входсоединен с первым выходом генераторатактовых импульсов, многоканальныйкомпаратор, выход которого соединенс первым входом регистра индикации,о т л и ч а ю щ е е с я тем, что, с.целью повышения надежности контроляпутем дополнительного контроля токапотребления выходных ключей интегральных схем, в него введены блокэлектронных ключей, блок нагрузок,компаратор, многоканальный генератор напряжений, первый и второй инверторы, элемент ИЛИ, первый и второй элементы И и шина фПуск, приэтом вторая группа выходов генератора тестов соединена с первой группойвходов многоканального компаратора,вторая группа входов которого соединена с первыми группами входов блоканагрузок выходов блока электронныхключей, второй выход которого соединен с вторыми-входами блока нагру-.зок и компаратора, первый вход .которого соединен с первым выходом много-канального генератора напряжений,второй выход которого соединен стретьим входом многоканального компаратора, четвертый вход которогосоединен с выходом второго элементаИ, первый вход которого соединен спервым входом первого элемента И и вторым выходом генератора " тактовых импульсов, первый вход которого соединен с вторым входом генератора тестов и шиной Пуск, а второй вход соединен с выходом элемента ИЛИ, первый вход которого соединен с выхо. дом многоканального компаратора, второй вход соединен с вторым входом регистра индикации и выходом компаратора, а третий вход соединен с третьим выходом генератора тестов и третьим входом регистра индикации, четвертый вход которого соединен с шиной Пуск 1, четвертый выход генератора тестов соединен с вторым входом блока электронных ключей и входом первого инвертора, выход которо- ЕФ го соединен с третьим входом блока электронных ключей, пятый выход гене ратора тестов соединен.с третьим входом компаратора, четвертый вход 1 которого соединен с выходом первого элемента И, второй вход которого со- Я единен с шестым выходом генератора тестов и входом второго инвертора, выход которого соединен с вторым входом второго элемента И, перваягруппавходов блока электронных клю.чей соединена с выходами интеграль- ной схемы.2. Устройство по п. 1, о т ,ч а ю щ е е с я т что,блок тронных ключей в нен в виде первой и второй групп электронных ключей, входы которых соединены с первой группой входов блока электронных ключей, выходы первой группы элекронных ключей соединены с вторым выходом блока электронных ключей, первая группа выходов которого соединена с выходами второй группы электронных ключей, управляющие входы . которых соединены с третьим входом блока электронных ключей, второй вход которого соединен с управляющими входами первой группы электронных ключей.1049838 3. Устройство по и. 1, о т л ич а ю щ е е с я тем, что генератор тестов выполнен в виде блока ввода информации, блока памяти, формирователя импульса и счетчика адреса, при этом первая и вторая группы выходов, а также выходы с третьего по шестой генератора тестов соединены с соответствующими выходами блока памяти, первый вход которого соединен с первым входом счетчика адре Изобретение относится к контролю электронных схем и может быть исполь. зовано для контроля интегральных с хем в частности микрокалькуляторов.5Известно устройство для контроЛя интегральных схем, содержащее блок пцчяти, соединенный с первой и второй группами электронных ключей, уп-равляющие.входы которых соединены свыходами блока управлениявыходы 10 первой груцдц к,пючей соединены с . объектом контроля и входом амплитудного дискриминатора, первый вход сравнения которого соединен с выходом блока управления, а второй вход 15 сравнения - с.выходами второй:группы электронных ключей, а выход - с 1 первым входой элемента ИЛИ 1 .Однако устройство не.позволяет достаточно полно. оценить потребление тока испытуемой схемыНаиболее близким к изобретению по технической сущности является устройство дляконтроля интегральных схем, содержащее генератор тестов, первая группа выходов которого подключена к входам контрулируемой интегральной схемы, а первый его вход соединен с первым выходом генератора тактовых импульсов,. многоканальыый компаратор, выход которого соединен с первым входом регистра индикации2 .Однако устройство контроля не ф позволяет достаточно полно оценить у потребление тока испытуемой схемы, что важно для схем, работающих от автономных источников напряжений, например, аккумуляторов. Оценка тока потребления схемы лишь по шине 40 источника напряжения на этой схеме не дает полной оценки, так как потребление тока по выходным шинам ИС на нагруз(си,находящиеся за пределами самой схемы, что превышает потребление тока схемой по шине питающего напряжения Так для схемы К 145 ИК 16 ток по шине напряжения не должен са и вторым входом генератора тестов, первый вход которого соединен с пер-, выми входом счетчика адреса н входом формирователя импульса, выход которого соединен с вторым входом блока памяти, третий вход которого соединен с первым выходом блока ввода информации, второй выход которого соединен с третьим входом счетчика адреса, выход которого соединен с четвертым входом блока памяти,превышать 2 мА, а суммарный ток через выходные шины схемы, подключен- ные к дисплею, не должен превышать 40 мА. Превышение же тока потребления автономного источника приводит к его ускоренному износу (разряду) . Время работы устройства без перезарядки является основной характеристикой и вносится в технические условия на эти устройства. Превышение тока потребления, в частности, микрокалькуляторов (работающих в основном от аккумуляторов) может быть в том случае, когда выходные ключи микро схемы, нагруженные непосредственно на внешнюю нагрузку (для микрокалькулятора-дисплей), имеют слишком низкое сопротивление в открытом состоянии, что увеличивает потребляе" мый ток всем устройством. Известное устройство контроля осуществляет проверку выходов ИС по заданным порогам напряжений, а именно: во-первых величина выходного нуляфф не превышает порогового напряжения нуляво-вторых, величина выходной фединицы не меньше порогввого напряжения фединицыф.Превышение нормы тока потребления ИС по выходам означает, что сопротивление выходов ИС в открытом состоянии меньше предела по нулю. Однако эти сопротивления (суммарно) настолько малы, что это приводит к нарушению требования ограничения по току потребления ИС, а иввестное устройство контроля ИС не сможет зафиксировать это отклонение. Кроме того, ток потребления определяетсязначением не одного сопротивления выходного ключа ИС в открытом состоянии, а суммарньи сопротивлением ключей ИС в открытом состоянии. Это тем ролее важно учитывать, когда в реальных условиях МС может не иметь ситуации, при которой все выходы могут.быть в открытом состоянии.Целью изобретения является повышение надежности контроля за счет введения контроля тока потребления выхрдных ключей интегральных схем.Поставленная цель достигается тем, что устройство контроля интег ральных схем, содержащее генератор тестов, первая группа выходов которого подключена к входам интегральной схемы,а первый его вход соединен с первым выходом генератора.тактовых импульсов, многоканальный компаратор, выход которого соединен с пер вым входом регистра индикации, введены блок электронных ключей, блок нагрузок, компаратор, многоканальный генератор напряжений, .первый и второй инверторы, элемент ИЛИ, первый15 и второй элементы И и шина.ффПуск, при этом вторая группа выходов генератора тестов соединена с первой . группой входов,многоканального компаратора, вторая группа входов кото- у рого соединена с первыми группами- входов блока нагрузок.и выходов блока электронных ключей, второй выход которого соединен с вторыми, входами блока нагрузок и компаратора, пер. вый вход которого соединен с первым, выходом многоканального генератора напряжений, второй выход которого соединен с третьим входом многоканального компаратора, четвертый вход которого соединен с выходом второго элемента И, первый вход которого .соединен с первым входом первого элемента И и вторым выходом генератора тактовых импульсов, первыйвход которого соединен с вторым вхо- З 5 дом генератора тестов и шинойПуск а второй вход соединен с выходом элемента ИЛИ, первый вход которого соединен с выходом многоканального компаратора, второй вход соединен 40 с вторым входом регистра индикации и выходом компаратора, а третий вход соединен с третьим выходом генератора тестов и третьим входом регистра индикации, четвертый Вход которогО. 45 соединен с шиной фПуск, четвертый выход генератора тестов .соединен с вторым входом блока электронных ключей и входом первого инвертора, выход которого соединен с третьим входом О блока электронных ключей, пятый выход генератора тестов соединен с третьим входом компаратора, четвер-тый вход которого соединен с выходом первого элемента И, второй вход кото. рого. соединен с шестым выходом гене, ратора тестов и входом второго ин-. вертора, выход которого ооединен с вторьи входом второго элемента И, первая группа входов блока электрон-, ных ключей соединена с выходами ин" 60 тегральной схемы.При этом блок электронныхключей выполнен в виде первой.и второй груп-. пы электронных ключей, входы которых соединены с первой группой входов 65 блока электронных ключей, выходы первой группы электронных ключей соединены с вторым выходом блока электронных ключей, первая группа выходов которого соединена с выходамивторой группы электронных ключей,управляющие входы которых соединеныс третьим входом блока электронныхключей, второй вход которого соединен с управляющими входами первойгруппы электронных ключей.Кроме того, генератор тестов выполнен в виде блока ввода информацни, блока памяти, формирователя импульса и счетчика адреса, при этомпервая и вторая группы выходов,атакже выходы с третьего по шестой генератора тестов соединены с соотвествующими выходами блока памяти, первый вход которого соединен с первым .входом счетчика адреса и вторымвходом генератора тестов, первыйвход которого соединен с первымвходом счетчика адреса и входом формирователя импульса, выход которогосоединен с вторым входом блока памяти, третий вход которого соединен спервым выходом блока ввода информации, второй выход которого соединен .с третьим вхсщам счетчика адреса,выход которого соединен с четвертымвходом блока памяти.Яа чертеже представлена структурная схема устройства,Устройство содержит генератор 1тестов, первая группа выходов которого подключена к входам интегральной схемы 2, а первый его вход соединен с первым выходом генератора3 тактовых импульсов, многоканальный компаратор 4, выход которогосоединен с первым входом регистра 5индикации, блок.б электрОнных ключей,блок 7 нагрузок, компаратор 8, мно"гоканальный генератор 9 напряжений,первый и второй инверторы 10 и 11,элемент 12 ИЛИ, первый .и второй элементы 13 н 14 И, шина 15 Пуск,при этом вторая группа выходов генератора 1 тестов соединена с первойгруппой входов многоканального компаратора 4, вторая группа входовкоторого соединена с первыми группа"ми входов блока 7 и выходов блока б,рторой выход которого соединен с.вторыми:входами блока 7 нагрузок и компаратора 8, первый вход которогосоединен с первым выходом многЬканального генератора 9 , .второй выходкоторого соединен с третьим входоммногоканального компаратора 4, чет-вертый вход которого соединенс выиодом второго элемента 14 И, первыйвход которого соединен с первым входом первого элемента 13 И и вторымвьиодом генератора Э, первый входкоторого соединен с вторым входоМгенератора 1 и шиной 15 ф Пуск ф,а второй входсоединен с выходомэлемента 12, первый вход которогосоединен с выходом многоканальногокомпаратора 4, второй вход соединенс вторым входом регистра 5, выходомкомпаратора 8 а третий вход соединен с третьим выходом генератора 1и третьим входом регистра 5, четвер"тый вход которого соединен с шиной1.5, четвертый выход генератора 1соединен с вторым входом блока 6 и 10входом первого инвертора 10, выходкоторого соединен с третьим входомблока б, пятый выход генератора 1соединен с третьим входом компаратора 8, четвертый вход которого соединен с выходом первого элееента 13И, второй вход которого соединен сшестым выходом генератора.1)и входомвторого инвертора 11, выход которо"го соединен с вторым входом второгоэлемента 14, первая группа входовблока 6 соединен с выходами интегральной схемы 2,Блок б содержит первую группуэлектронных ключей 16, входы которых 25соединены с входами второй группыэлектронных ключей 17 и первой группой входов блока 6, управляющиевходы первой группы электронных ключей 16 соединены с вторым входомблока 6, а их выходы объединены исоединены с вторым выходом блока б,Выходы второй группы электронныхключей 17 соединены с первой группой выходов блока б, а управляющиеих входы соединены с третьим входом; блока 6.Генератор 1 тестов содержит блок18 ввода информации, блок .19 памяти,формирователь 20 импульса и счетчик21 адрееа, при этом первая и вторая 40группы выходов, а также выходы генератора 1 с третьего по шестой соединены с соответствующими выходамиблока 19, первый вход которого соединен с первым входом счетчика 21 и . 45вторым входом генератора 1, первьФвход которого соединен.с первымвходом счетчика 21 и входом форми-рователя 20, выход которого соединенс вторым входом блока 19, третий 0вход которого соединен с первым выходом блока 18, второй выход которого соединен с третьим входом счетчика 21, выход которого соединен счетвертым входом блока 19,55Устройство работает следующимобразом.Сигналом, поступающим с шины 15Пуск, запускается генератор 3 иприводитсяв исходное состояние генератор 1, так как счетчик 21 при(ходит в исходное состояние. В блоке19 хранится информация, записаннаяиз блока 18. Генератор 3 начинаетвырабатывать тактовые импульсы, которые наращивают содержимое счетчика 65 21, которые поступают через формиро= ватель 20 на блок 19,. памяти. Формирователь 20 согласует временную диаграмму работы блока 19 и счетчика 21, Информация, снимаемая с блока 19, поступает на входы испытуемой интегральной схемы 2, на входы многоканального компаратора 4 (ожидаемые комбинации), на входы блока 6 (управляя переключениями измерений) а также на входы инверторов 10 и 11, элемента 13 И (управляя моментами измерений компаратором 8 и многоканальным компаратором 4) .Распределение информации на выходе блока памяти представляется следующим образом: 1 разряд - признак окончания контроля (связь на элемент ИЛИ 12 и на регистр 5); П разряд -признак включения стробов на компаратор 8 либо на многоканальный компаратор 4 в зависимости от режима измерений. выходных сигналов интегральный схемы 2 (связь на элемент 13 И и инвертор 11);1 Цразряд - признак переключения измерительных цепей на измерение тока потребЛения по всем выходам ИС 2 либо на измерение логических уровней выходных сигналов ИС 2 (связь на инвертор 10 и на группу электронных ключей 16); 1 Ч разряд- признак, задающий порог (нуль,ф либо единица,) на компаратор 8, при измерениях тока потребления по всем выходам ИС 2 значение этого разряда равно единице; Ч группа раз" рядов " входные тесты на ИС 2(связь с входами ИС 2);Я группа разрядов- ожидаемые комбинации выходных реакций на входы многоканального компаратора 4.Компаратор 4 осуществляет сравнение выходных уровней с испытуемой ИС 2 (через электронные ключи 17) с порогами, задаваемыми с многоканального генератора 9 напряжений и ожидаемыми комбинациями, поступающими с блока 19. Многоканальный компаратор 4 работает в моменты, определяемые временем, поступления стробирующих сигналов с генератора тактовых сигналов через элемент 14 И,что позволяет,кроме того, согласовать во времени сигналы,поступакицие на вход .многоканального компаратора 4. Это соответствует функционнопараметрическому контролю ИС 2. При разбраковке выходных сигналов по уровням, выходы ИС 2 подключаются через группу электронных ключей 17 к входам многоканального компаратора 4 и к эквивалентным нагрузкам в блоке 7 нагрузок . При проверке тока потребления выход-, ных ключей ИС 2 в блоке, 19 изменяется значение разряда, поступающего на входы элемента 13 и инвертора 11. При этом стробирующие сигналы на многоканальный компаратор 4 прекращают."поступать с элемента 14 И, закрытого по сигналу с инвертора 11,Стробы на компаратор 8 начинают поступать с генератора 3 через элемент13 И по разрешению с блока 19. Измерительные цепи переключаются заранее по сигналу с блока 19 на управляющие входы группы электронных ключей16 и через инвертор 10" .на управляющие входы блока электронных ключей6. В этом режиме измерительяай цепь Юкомпаратора 8 нагружена яа нагрузку,находящуюся в блоке 7 нагрузок, кото. рая является общей для всех выходныхключей ИС 2, так как все выходыИС 2. соединены между собой с помощью 15группы электронных ключей 16, вклю гченных сигналом с блока 19 ранее,чем произошло включение строба накомпаратор 4, чтобы режим измерениятока потребления выходных ключейИС 2 успеп установиться после.подключения нагрузки, которая представляет собой резистивную нагрузку на заданное напряжение.При этом в много.канальном компараторе 4 не произойдет ложных срабатываний, так какотключение выходов ИС 2 не приводитк отключению нагрузок, а это обеспечивает однозначность уровней на вхо-.дах компаратора 4, на который ожидавмые комбинации поступают в том виде ЗО (т.е.код),который соответствует обрыву. Еомпаратор 8 аналогичным образом не эраст ложных срабатыва. ний,так как и он имеет вход ожидав" . мой комбинации с блока 19 памя" 35 ти, а также нагрузка этой измерительной цепи не отключается при отключении груйпы электронных ключей,16. Значения порогов компараторов 4 и 8 задаются с многоканального генератора 9.Выходы компаратора 8 и многоканального компаратора 4 фиксируют браки раздельно в регистре 5, который сбрасывается перед каждым конролем с шины 15 фПуск. В случае брака эти сигналы прекращают работу генератора 9 через элемент 12 ИЛИ.В случаегодной ИС 2 пройдут все тесты конроля и в соответствующем разряде блока 19 памяти появится сигнал, который зафиксируется в регистре 5, и через элемент 12 ИЛИ прекратится работа устройства,Параллельное включение выходных ключей ИС 2 через группу ключей 16 осуществляется лишь в определенные моменты, задаваемые с генератора 1 тестов, а это значит моментами вклюф чения управлять можно прн составлении тестов.Блок 7 нагрузок обеспечивает под- ключение требуемых нагрузок к входамкомпаратора 8 или многоканального компаратора. Перестройка с одного типа схемы на другой осуществляется с помощью генератора 9 напряжений.Таким образом, применение предлагаемого устройства позволяет выявитьсхемы с высоким потреблением тока по выходным ключам. При этом разбраковка таких схем производится в автоматическом режиме, совместно с функциональным контролем. В конечном итоге это позволяет сократить трудоемкость сборки микрокалькуляторов за счет снижения числа потенциально ненадежных ИС поступающих на этап сборки.1049838 ректор А.Тяско ое По Тираж 710 1 осударственного делам изобретрни Москва, Ф, Р