Логический компаратор для контроля цифровых схем

091 (11 СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 10 28 ПИСА ИЕ ИЗ ЕТЕЛЬС АВТОРСКОМ(2 (4 (7 (5 (5 , для ет тер цифровых, Автор01 й к с я и са ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЦТИЙ 3. БюлМ 38уть01 9(088.8)Д. Р, Логический тинтегральных схемньоянка, 1973, Иу. 2свидетельство СС/28, 1979 (прот 2 ское СР кл. б 31 отип), (54) (57) ЛОГИЧЕСКИЙ КОМПАРАТОР ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ СХЕМ, содержащий блок регистрации, контактирующий блок, соединенный вхопами с первыми вхоцами логического компаратора, выхоцами - с вхоцами блока развязывающих усилителей, соединенного первымивыходами с соотвОтствукяпими Входамиэталонных микрасхем, выхоцы каждой и:.которых соецинены с первыми вхоцамисоответствующих элементов сравнения,соединенных вторыми входами с соотвствующими выходами блока развязывающих усилителей, выходами - с входамн:соответствующего ценной эталонной мисхеме элемента ИЛИ, о т л и ч а ющ и й с я тем, что, с целью повышенипроизводительности контроля, в него ввцены по числу эталонных микросхемтриггеры .и,элемент И, соециненный вьходом с вхоцом блока регистрации, вхо.триггеров, соединенных первыми входамвыходами соответствукицих элементовИЛИ, вторыми вхоцами - с вторым вхоцом логического компаратора.,10 Изобретение относится к контрольноизмерительной технике, в частности, кконтролю и пиагностике рапиоэлектронных изпелий,Известно устройство пля контроля 5цифровых микросхем, сопержашее контактирующий зонп, элементы сравнения,блок инпикации и гнезпо пля съемнойэталонной микросхемы Я .Непостатком указанного устройстваявляется низкая произвопительность, поскольку при контроле опной платы необхопимо несколько раз (5 10) менять эталонные микросхемы в гнеэпе. Кроме того,наличие попвижного контакта эталоннаямикросхема - гнезпо снижает напежностьустройства, а участие в выборе эталонной микросхемы оператора снижает постоверность контроля.Наиболее близким техническим решением к изобретению является логическийкомпаратор пля контроля цифровых схем,сопержащий блок регистрации, контактирующий блок, соепиненный вхопами с первыми вхопами устройства, выхопами - свхопами блока развязывающих усилителей,соепиненного первыми выхопами с соответствующими вхопами эталонных микросхем различных типов, выхопы кажпой изкоторых соепинены с первыми вхопами 30соответствующих элементов сравнения,соепиненных вторыми вхопами с соответствующими выхопами блока развязывающихусилителей, выхопами - с вхопами соответствующего панной эталонно% микросхе-З 5ме элемента ИЛИЯ .Непостатком известного компаратораявляется низкая произвопительность, чтообусловлено потерями времени на многократное ( 10-15 раз) переключение тумблеров пля выборе эталонных микросхем прибольшом числе их типов.Цель изобретения - повышение проиэвопительности контроля,Поставленная цель постигается тем,что в логический компаратор пля контроля цифровых схем, сонержащий блок регист.рации, контактирующий блок, соепиненныйвхопами с первыми вхопами логическогокомпаратора, выхопами - с входамиблока развязывающих усилителей, соепиненного первыми выхопами с соответствующими вхопами эталонных микросхем, выхопы кажпой из которых соепинены с первыми вхопами соответствующих элементов 55с равненияс оединенных вторыми анодами с соответствующими выходами бпока развязывающих усилителей,вьюсодами - входами соответствующего панной эталонной микросхеме элемента ИЛИ, ввепены по числуэталонных микросхем триггеры и элементИ, соепиненный выхопом с вхопом блокарегистрации, входами - с выхопами соответствующих триггеров, соединенных первыми вхопами с выхопами соответствующих элементов ИЛИ, вторыми вхопами -с вторым вхопом логического компараторагНа чертеже.привепена блок-схема ло-.гического компаратора.Логический компаратор сопержит контактирукнпий .блок 1, блок 2 развязывающих усилителей, элементы 3 сравнения,элементы ИЛИ 4, триггеры 5, эталонныемикросхемы 6, элемент 7 И, блок 8 регистрации.Логический компаратор работает слепуюшим образом.Контактирукиций блок 1 (зонп) напевается на проверяемую цифровую микросхему, которая запаяна в логической плате(блоке и т. п.). Затем запускается контактирующий тест пля панной платы. Генератором тестов может быть устройствотестового контроля (на чертеже не покаэано) с заранее составленными конгролирую.шими программами, Если таких программ нет,пользуются сигналами с разъема готовогоизпелия, заменив в нем соответствующую исправную плату на контролируемую.Для этого плату устанавливают в разъемизпелия через перехопной уплинитель изапускают изпелие в работу. На выходыпроверяемой платы поступают рабочиедвоичные наборы, являющиеся в данномслучае тестовыми контролируемыми наборами. Соответственно, на вхопы контролируемой в панный момент микросхемы пос-,тупают пвоичные наборы как проиэвопныевходныхнаборовплаты, Блок 1 обеспечивает съем сигналов, которые поступают на, вхоп бпока 2 развязывающих усилителей,которые служат пля уменьшения нагрузкина проверяемую цифровую микросхему.Сигналы с, выходов. блоке 2" поступаютна эталонные микросхемы 6,Преплагаемый компаратор не делает ";:различий межпу комбинационной и после- повательной микросхемой, так как первым, тестовым набором контролируемая и подключенная к ней через бпок 1 эталонная микросхема 6 устанавливается в одинаковое исходное состояние, Если контроль логической плети выполняется на реальном иэделии через переходник, то все ее послеповательнще микросхемыГ 6 ВНИИПИ 7926/ ираж 7 Подписное город, ул. Проектная, 4 лиал ППП "Патент" устанавливаются в исхопное состояние через шину общего сброса (нажатие клавиши "Сброс" на изпелии). В результате контролируемая и соответствующая ей эталонная микросхема 6 имеют опинаковые состояния (при условии, что контролируемая микросхема исправна),Йвоичные наборы, снимаемые с контролируемой микросхемы, через блок 2 посту- пают навходы сразу всех эталонных микро О схем 6. Из всего множества эталонных микросхем 6 только одна микросхема работает синхронно с контролируемой, Это микросхема того же типа, что и контролируемая,С выхопов элементов 3 сравйения 15 этой микросхемы на элемент 4 ИЛИ не поступает сигнал несравнения и триггер 5 не устанавливается, На всех же пругих эталонных микросхемах 6 триггеры 8 устанавливаются в епиничное состояние 20 сигналом несравнения с соответствующих элементов ИЛИ 4. Так как один из триг-. геров 5 не установится в единичное состояние, элемент 7 И не сработает, блок регистрации 8 также не сработает, что бупет свипетельствовать об исправности микросхемы.В случае, если проверяемая микросхема неисправна (т. е. ее функционирование не совпапает с Функционированием ни опной из эталонных микросхем.6), то в конце цикла прогона теста контролируемой платы все триггеры 5 установлены в единичное состояние. Высокие потенциалы с епнничных плеч триггеров 5 поступают на вхопы элемента 7 И, который, срабатывая, включает в блоке 8 индикатор "Микросхема неисправна".Таким образом, ввепение в логический компаратор элементов 5 и 7 позволяет обеспечить контроль микросхем без препварительного выбора и попключения вручную оператором их эталонов, что увепичивает произвоцительность контроля,