Патенты с меткой «процессора»

Номер патента: 1246102

Опубликовано: 23.07.1986

Автор: Елкин

МПК: G06F 13/00

Метки: периферийным, процессора, сопряжения, устройством

...процедур в устройстве, В первом режиме работы (57) при 20.8=9 (61) выполняется чтение 62 регистров: выдается адреса 19.4-19.6, строб чтения 19.1 и ответ в интерфейс ЭВМ 201 и 2.1. В первом режиме при 20.8 = 1 (67) выполняется запись 66 в регистры: выдается адрес, строб 19.2 и ответ 20.1 и 2.1. Окончание цикла обмена заключается в сбросе 20,1 и 51,1 после того, как в интерфейсе ЭВМ снят сигнал СХЗ (20.13).Во втором (58) и третьем (59) режимах блок 5 запускается сигналами 18.2, вырабатываемыми дешифратором 6 при совпадении адреса в шине 16 с областью адресации устройства, зарезервированной для регистров сопрягаемого объекта. Блок 5 по линиям 21, 20 и 25 управляет мультиплексором 14 команды и согласует через блоки 1 и 3 работу интерфейсов...

Номер патента: 1254495

Опубликовано: 30.08.1986

Авторы: Михнов, Петров, Степанов, Шаляпин

МПК: G06F 13/00

Метки: арифметических, группой, процессора, процессоров, сопряжения, центрального

...необходимую АП 2 для обработки операций и обмена в ВПП (фиг. 18); начальные адреса входных данных, начальные адреса выходных данных, код операции, номер АП, длину обрабатываемого слова (например, в байтах), длину результата. Запись производится под управлением ЦП 1, причем таким образом, что имеет место взаимооднозначное соответствие между дескриптором (меткой) к-ой подпрограммы, помещаемой в к-й регистр 60 АЗУ 58, и содержимым к-той ячейки ОЗУ 53, Изменяя определенным образом разрядность полей ОЗУ 53, а также объем АЗУ 58, можно получить как требуемое количество аппаратно-реализуемых функций и АП 2, включаемых в ИПС, так и необходимую длину обрабатываемого слова.Запись в к-й регистр 60 и к-тую ячейку ОЗУ 53 производится следующим...

Номер патента: 1257652

Опубликовано: 15.09.1986

Автор: Дерновский

МПК: G06F 13/00

Метки: абонентами, процессора, сопряжения

...71 - 72 этого коммутатора и через усилитель 53 блока 5 во вторую шину 30 сигналов канала. Подключившееся внешнее устройство выдаст сигнал работы абонента и снимет сигнал требования абонента. Снятие сигнала требования абонента не изменит состояния коммутатора 15, так как этот сигнал теперь задублирован сигналом выборки, поступившим с выхода элемента ИЛИ 73 на вход элемент ИЛИ 2. Сигнал работы або-, нента поступит через элемент ИЛИ 80 узла 17 на элемент И 21, подтверждая его открытое состояние, а через элемент НЕ 79 узла 17 он уровнем логического нуля поступит на входыэлементов ИЛИ 80 узлов 17 и 19, блокируя тем самым элементы И 20 и 22, чем запрещается выдача через них сигнала разрешения выборки, Б дальнейшем устройство осуществляет...

Номер патента: 1260968

Опубликовано: 30.09.1986

Авторы: Голованов, Ковнир, Козловский, Куприн, Федулов

МПК: G06F 13/00

Метки: группой, периферийных, процессора, процессоров, сопряжения, центрального

...виде последовательного кода записываются в первый или второй блок .5или 6 памяти в зависимости от состояния П-триггера Ъ, которое задаетсяцентральным процессором 1, причем ЗОинформация раскладывается в памятипо зонам, закрепленным эа периферийными процессорами 14 и 15 с помощьюпервого счетчика 3. Такое построениесхемы записи в память позволяет Формировать последовательный код централизован для всех процессоров. процессорами из зоны памяти выбранной вторым счетчиком 7,Применение предлагаемого устройства позволяет осуществлять одновременную передачу данных от центрального процессора к нескольким периферийным процессорам по езависимымканалам связи, обладающим повышеннойпомехозащищенностью за счет веденияпередачи информации последовательным...

Номер патента: 1262499

Опубликовано: 07.10.1986

Авторы: Ваксин, Певзнер

МПК: G06F 11/07

Метки: перезапуска, процессора, сбое

...работе процессора.В случае нормального перезапуска программы сигнал о начале работы программы с первого выхода формирователя 4 сигнала ошибки поступает на вход начала работы программы блока 2 фиксации отказа и сбрасывает сигнал об отказе, который может поступать на систему сигнализации для обслуживающего персонала либо на резервную ЭВМ (не показаны).Периодические контрольные сигналы о прохождении контрольной команды в программе либо об адресе используемого программной внешнего устройства поступают с контрольного разряда выходной адресной шины процессора на соответствующий вход элемента ИЛИ 5. Период обращения программы к этому адресу меньше длительности импульса, вырабатываемого одновибратором 7, поэтому последний постоянно находится в...

Номер патента: 1267339

Опубликовано: 30.10.1986

Авторы: Вереникина, Рожков, Спиридонов, Тимашова

МПК: G02B 27/46

Метки: когерентного, объектив, процессора, репродукционный

...первым компонентом 39 21, в его задней фокальной плоскости формируется Фурье-спектр транспаранта.Пространственно-частотный фильтр, установленный в плоскости апертурной диафрагмы 8 осуществляет требуемую фильтрацию пространственных частот фурье-спектра, Второй компонент 2 репродукционного объектива, выполняя второе (обратное) преобразование Фурье от трансформированного Фурье- спектра, формирует реставрированное изображение транспаранта.Как видно из хода лучей, показанного на Фиг, 1, формирующих фурье- спектр (сплошная линия) и изображение (пунктир), для обеспечения высокого качества фурье-спектра и изображения должны быть исправлены аберрации первого компонента при работе изсо в заднюю Фокальную плоскость и аберрации...

Номер патента: 1270775

Опубликовано: 15.11.1986

Авторы: Карташевич, Ходосевич

МПК: G06F 17/14

Метки: быстрого, преобразования, процессора, фурье

...второго разряда регистра. Этот логический потенциал через элемент И 15 поступает на управляющие входы коммутаторов 18-20, управляющий вход коммутатора 14 переводит их в такое состояние, при котором на выходы коммутатоО ров проходят сигналы с вторых входов. Кроме того, элемент И 17 открывается и пропускает на вход младшего разряда адреса блока оперативной памяти процессора сигнал с выхода триггера 4, причем триггер 5 генерирует сигналы управления (записью-считыванием) блоков оперативной памяти процессора через узел 9 блокировки (при этом запрещается запись в блоки опе ративной памяти. Таким образом, осуществляется последняя, (п+2)-я итерация БПФ. Формула изобретения 25 Устройство управления для процессора быстрого преобразования Фурье,...

Номер патента: 1278858

Опубликовано: 23.12.1986

Авторы: Баркетов, Грек, Кирин

МПК: G06F 11/28

Метки: запоминания, процессора, состояний

...с занесением управляющей информации в регистр 1 управления по входу 32 устройства счетчик 2 адресов сбрасывается в "0" ипосле этого увеличивает свое значение на единицу при поступлении каждого синхроимпульса,Выработку управляющих импульсов, обеспечивающих работу устройства, осуществляет первый дешифратор 4, функционирование которого описывается таблицей (фиг.2). В таблице не описана функция дешифрации поля управления первым коммутатором данных ввиду ее простоты, так как эта функция представляет собой выбор одного иэ 2 источников, т.е, реализация ее - обычный дешифратор,Первый дешифратор 4 может быть реализован в соответствии с таблицей (фиг.2) любым из известных способов, например, в виде комбинацион 1278858ной схемы, с...

Номер патента: 1278883

Опубликовано: 23.12.1986

Авторы: Медведев, Сысоев

МПК: G06F 17/14, G06F 9/34

Метки: адресов, быстрого, преобразования, процессора, усеченного, формирования, фурье

...тригонометрического коэффи-. циента).В рассматриваемом примере в этом случае А 1 = 000, А 2 = 00 и АЗ =000. Так как в Сч 2 и записан О, а на инверсных выходах всех разрядов Сч 2,кроме младшего, находится код 11, на выходе блока 11 сравнения находится логический нуль (РЗ = О). Поэтому н алгоритме выполняется переход от вершины 8 к вершине 9, Так как сигнал У 2 при этом не вырабатывается, сигнал У 4 добавляет к содержимому Сч 2 единицу. После этого по сигналу Уб на выходах См, См 2 и СхСд считываются адреса А 1 =010, А 2=011 и АЗ= =000. В следующем цикле считываются коды 00, 101, 000 и наконец, коды 110, 111 и 000. При этом на выходе .блока 11 сраннения появляется логическая единица, так как с Сч 2 записан код 11. Поскольку на выходе...

Номер патента: 1288704

Опубликовано: 07.02.1987

Авторы: Михнов, Петров, Степанов, Шаляпин

МПК: G06F 13/00

Метки: арифметических, группой, процессора, процессоров, сопряжения, центрального

...питания на устройствопроизводится сброс (обнуление) счетчиков 68, 69 и триггера 73. Послекаждого обращения (записи или чтении) вначале происходит обращениек РОН 63 по старому адресу, а затемнаращивание адреса на единицу (элементы 65 и бб задержки имеют задержку на время выборки содержимого одного регистра), После адресации кпоследнему регистру происходит сброссоответствующего счетчика в нуль.На выходе элемента 72 сравненияединичный сигнал устанавливается вдвух случаях, когда очередь функцийпуста и когда очередь переполнена,В первом случае исчезает сигнал навыходе четвертого элемента И 74 (соответственно и на входе БУ 14), наединичном входе триггер 101 (фиг. 10),после чего происходит останов БУ 14,Во втором случае этот сигнал с...

Номер патента: 1291998

Опубликовано: 23.02.1987

Авторы: Вейц, Дятчина, Жуков, Левертов, Малюгин, Соколов, Шевцов

МПК: G06F 13/36, G06F 15/16

Метки: магистралью, общей, процессора, сопряжения

...готовности векторного процессора производить обмен, а также подает на вход 32 бло.ка 2 обслуживания обмена импульсы, необходимые для стробирования информационных сигналов.Параллельно запросы из регистра 7 запросов поступают на информацион" ный вход регистра 8 готовности и фиксируются в нем. По мере поступления операндов по магистрали 12. блок 2 обслуживания обмена в зависимости от того, двойные или ординарные операнды (определяются сигналами, поступающими на вход 31), подает на управляющий вход блока 3 сигналы, обеспечивающие загись одного или двух слов операндов в соответствующие регистры блока 3, адрес которых определяется сигналами, пбступающими 55 5 129199тора переписывается из регистра блока 3 в счетчик 5 длины...

Номер патента: 1298758

Опубликовано: 23.03.1987

Авторы: Бороненко, Каменков, Коняхина

МПК: G06F 13/00

Метки: арифметическим, процессора, расширителем, сопряжения

...поступает адрес ячейки памяти, По адресам в блоках 3 и 4 записаны двоичные коды, которые являются признаками для формирования сигналов записи-считывания, поступающих на выходы 23 - 25 устройства, По управляющему сигналу с входа 16 двоичный код иэ блока 3 поступает в триггеры 5-7, а иэ блока 4 - в триггеры 8. Сигнал "1", поступающий на вход триггера 5, является признаком записи микрокоманды, на входы триггеров 6 - признаком записи операндов в ФР, на входы триггеров 7 прИзнаком считывания ш-операндов, на входы триггеров 8 - кодом, определяющим, в какой из ФР,записывается микрокоманда или из какого ФР будет считана информация в цикле ввода результатов в ЭВМ. Запись сигнала "1" в триггеры 5 - 7 является разрешением срабатывания...

Номер патента: 1298765

Опубликовано: 23.03.1987

Авторы: Петровский, Цырульников

МПК: G06F 17/14, G06F 9/34

Метки: адресации, быстрого, преобразования, процессора, фурье

...-разрядного счетчика 3 означает 5 окончание. данной итерации, Он поступает на управляющий вход регистра 4 и сдвигает хранящуюся в нем единицу на один разряд влево (в сторону старших разрядов), На второй итерации 20 регистр 4 сдвига содержит код 00010, и накапливающий сумматор 7 формирует адреса поворачивающих множителей о 22 оИ , Ц , У , и т.д.Рассмотрим работу устройства для25 адресации процессора БПФ, когда в регистр сдвига занесен тот же код 0001 (при объеме выборкиВ =. 8 это код 001), а в триггер 13 занесена "1". При этом мультиплексор 12 подключает к выходу устройства вторую группу входов, т.е. выходы Ос)- разрядного счетчика.11, выходы которого подключены инверсно, т.е. выход старшего разряда "1" подключен к 35 младшему...

Номер патента: 1298766

Опубликовано: 23.03.1987

Авторы: Мороз, Папушой

МПК: G06F 17/14, G06F 9/34

Метки: адресов, быстрого, преобразования, процессора, формирования, фурье

...цикле алгоритма быстрого 25преобразования Фурье в первых двухтактах производится запись адресовоперандов в те же регистры второйгруппы, с которых в и-м цикле считывались адреса и только в конце второго такта 1 К-триггер 10 синхронизатора 1 переключается на работупервой группы регистров, Адреса пары операндов. алгоритма быстрого преобразования Фурье на каждом этапеотличаются информацией в одном разряде, номер которого соответствуетномеру этапа алгоритма. быстрого преобразования Фурье, причем адрес первого операнда и-й пары операндовсодержит логический нуль в данномразряде, а адрес второго операнда -логическую единицу. Поэтому данный.разряд счетчика 2 блокируется и подменяется или логическим нулем или 45логической единицей в...

Номер патента: 1303978

Опубликовано: 15.04.1987

Авторы: Рожков, Спиридонов, Тимашов, Тимашова

МПК: G02B 27/46

Метки: когерентного, объектив, процессора, репродукционный

...и осветительного объектива. Обрабатываемый транспарант размещаетсяв кадровом окне, совпадающем с апертурной диафрагмой 10, Пространственно-частотный фильтр размещается в 50плоскости апертурной диафрагмы 4.Основной оптической схемой репродукционного объектива является двухкомпонентная схема с совмещеннымизадней фокальной плоскостью первогокомпонента и передней фокальной плоскостью второго компонента, При параллельном освещающем пучке эта схемастановится телескопической системой с телецентрическим ходом главного луча и обеспечивает наименьшую погрешность выполняемых компонентами Фурье- преобразований.В результате дифракции света на транспаранте и преобразования Фурье, осуществляемого первым компонентом, в его задней фокальной...

Номер патента: 1305696

Опубликовано: 23.04.1987

Авторы: Ким, Обросов, Прохоренко, Семеняк

МПК: G06F 13/00

Метки: памятью, процессора, сопряжения

...быстродействия устройстваЧа чертеже представлена блок-схемаустройства,Устройство содержит первый 1, второй 2 блоки контроля по четности,первый элемент И 3, дешифратор 4, первый 5, второй 6 триггеры, второй элемент И 7,Устройство работает следующим образом.Первый блок 1 контроля по четностиформирует сигнал, соответствующийконтрольному разряду кода информациина выходной шине данных и разряду дополнительной шины, Второй блок 2 контрсля по четности формирует сигнал,состветствующий контрольному разрядукода информации входной шины данных,дополнительной шины данных,Организация дополнительной шинывызвана необходимостью обработки служебного признака информации.В устройстве служебный признак приписывается к определенному байту информации ввиду...

Номер патента: 1305711

Опубликовано: 23.04.1987

Автор: Итенберг

МПК: G06F 17/14, G06F 9/34

Метки: адресации, быстрого, преобразования, процессора, фурье

...записана в виде Р Б(И), В соответствии с алгоритмом быстрого преобразования Фурье обработка массива размером И требует ш итераций. Тог да формирование адресов на К-й итерации быстрого преобразования Фурье может быть описано выражением2Б(И), (К = 1,ш).Это выражение означает, что для формирования адресов К-й итерации быстрого преобразования Фурье размером И необходимо сформировать исходный массив последовательных адресов от нуля до (И), разбить исходный масКсив последовательных адресов на 2 подмассивов, а также в каждом из подмассивов выполнить операцию идеального тасования,1В результате получится последовательность адресов, необходимая для адресации операндов,В табл.1 представлен пример формирования последовательности адресов при...

Номер патента: 1309031

Опубликовано: 07.05.1987

Авторы: Бороненко, Брагин, Каменков, Коняхина

МПК: G06F 13/00

Метки: арифметическим, процессора, расширителем, сопряжения

...с информационного входа-выхода 18 через приемопередатчик 1 на адресный вход блока 4 поступают адреса ячеек, в которых записан позиционный двоичный кодпризнаков для формирования сигналов 55записи-считывания, поступивших на выходы 20-22. По управляющему сигналупризнака адреса данных с входа 24 31 2двоичный код из блока 4 поступает в триггеры 5 - 7. В каждый такой момент в один из триггеров 5 - 7 может быть записана логическая 1являющаяся разрешением срабатывания одновибраторов 9 - 11 при приходе с входов 26 и 25 управляющих сигналов признаков ввода (вывода) данных, После загрузки последнего операнда в ФР производится загрузка микрокоманды (инструкции), после чего ФР выставляет на вход 28 сигнал "0", означающий состояние ожидания...

Номер патента: 1315998

Опубликовано: 07.06.1987

Авторы: Мельник, Цмоць

МПК: G06F 17/14, G06F 9/34

Метки: адресов, быстрого, преобразования, процессора, формирования, фурье

...и процесс программированиянового порядка формирования адресовсовмещены во времени. Максимальноеколичество тактов программированияопределяется разностью адреса и . 15 Рассмотрим работу устройства в синхронном режиме передачи адресов. Перед первым тактовым импульсом число (1-1) с входа 22 поступает на . 20 вход дешифратора 1 и устанавливает его 1-й выход в 1, что значит, что регистр 8, подготовлен к записи информации. По первому тактовому импульсу, поступившему с тактового входа 20, в регистр 17 записывается информация с выходов элементов ИСКЛЮЧАИЩЕЕ ИЛИ 13 , содержимое счетчика 7 увеличивается на единицу, а в регистр 8, записывается управляющая информация с входа 23, По второму и по следующим тактовым импульсам устройство работает...

Номер патента: 1316000

Опубликовано: 07.06.1987

Авторы: Братюк, Кравец, Мельник, Цмоць

МПК: G06F 17/14

Метки: быстрого, коммутации, преобразования, процессора, фурье

...появляется единичный сигнал. При 20 поступлении единичного сигнала на-й управляющий, вход (3 = 0,11 оу К) коммутаторов передается информация с 1 -го информационноговхода, т.е. с выхода 1-го регистра 25 (1 = 2 ) блоков 1 и 2 соответственно.Таким образом, в зависимости откода на информационных входах 10устройствав блоках 1 и 2 осуществ.ляется задержка на один, два, четы ре, , , , К тактов. Сигналпоступает по входу 11 управлениякоммутаторами 4 и 5, указывая направление передачи данных. При нулевом значении сигнала на выход 13 35 устройства передается информация свыхода коммутатора 3, а на вход регистра 2.1 - с входа 9 устройства.В зтом режиме осуществляется передача данных с информационных входов 10 8 и 9 на выходы...

Номер патента: 1316074

Опубликовано: 07.06.1987

Авторы: Воробьев, Мынкин, Фирстов

МПК: G06F 17/17, H03H 17/04

Метки: модуль, процессора, фильтрации, цифровой

...1 - 5 появляются младшие разряды записанных в них чисел. Этотразрядный срез через мультиплексор 6подается на адресные входы блока 7памяти, на выходе которого появляется соответствующая частичная сумма.На сумматоре 8 она складывается с нулем, так как регистр 9 предварительно обнулен и сумма записывается в регистр 9. Сдвиговые регистры 1 - 5сдвигаются на 1 разряд, в результате,чего на сдвиговых выходах появляетсяследующий разрядный срез. На этомзаканчивается первый элементарныйцикл,Временная диаграмма последовательности прохождения сигналов во времяэлементарного цикла приведена нафиг. 3.Следующий цикл проходит аналогично, в результате чего в регистре 9образуется сумма двух частичных сумм,а после 16 циклов получается величина первой...

Номер патента: 1319039

Опубликовано: 23.06.1987

Авторы: Егоров, Потапов, Шакиров

МПК: G06F 13/00

Метки: многоблочной, памятью, процессора, сопряжения

...ячейки памяти и Формирует сигнал СИА. Старшие разряды адреса поступают на вход дешифратора 2 сегмента всех устройств 1сопряжения, подключенных к данному процессору. Сигнал СИА поступает на управляющий вход дешифратора 2 сегмента всех устройств 1 сопряжения.С приходом сигнала СИА дешифраторы 2 сегмента каждого устройства 1 сопряжения, подключенного к данному процессору, дешифрируют старшие разряды адреса, поступающие на их входы, Дешифратор 2 сегмента, которому соот О ветствует установленный адрес настарших разрядах адреса, выдает управляющий единичный сигнал на первый вход элемента И 10 и на нулевой вход триггера 11, Если на линии системной 15 шины 14 блокировки установлен нуль, т.е. данный блок памяти уже захвачендругим процессором,...

Номер патента: 1322296

Опубликовано: 07.07.1987

Авторы: Левков, Меховской, Супрун, Сычев

МПК: G06F 13/00

Метки: памятью, процессора, сопряжения

...ЦВМ,8Продолжение тдпл.3 0011 0100 Таблица 21 О 0101 верхопе рвая половина 10 10 011 100 01 001 -110 011 - 110 0 000 01 0010 1101 0100 - 1110 0110 -1111 01 111011 1111 Элементы 39 и 40 блоков 16 и 17 признаков обращения к сверхоператив" ной памяти предназначены для формирования сигналов разрешения обращения к первой и второй половинам сверхоперативной памяти в режимах преббразования адресов мультиплексорами 14 и 15 (передача кодов адресов через четвертые группы информационных входов мультиплексоров 14 и 15), При этом элемент И-НЕ 39 блока 16 (17) вырабатывает упомянутый сигнал (низкого уровня), если четвертый младщий разряд счетчика 8 (9) имеет единичное значение, а элемент И-НЕ 40 - если нулевое значение (высокий сигнал на выходе...

Номер патента: 1324037

Опубликовано: 15.07.1987

Авторы: Водников, Петрова

МПК: G06F 17/14, G06F 9/34

Метки: адресов, быстрого, преобразования, процессора, формирования, фурье

...тригонометрического коэффициента процессора.В каждом цикле на выходе сумматора 3. формируется верхний адрес. Для формирования нижнего адреса используется группа сумматоров 4 по модулюдва, причем при расчете стандартных итераций БПФ каждый сумматор 4 по модулю два в группе работает в режиме ИЛИ. На второй вход группы сумматоров 4 по модулю два поступаетпрямой код номера итерации с входа 11 устройства, имеющий единицу в одном разряде, соответствующем номеру итерации, и нули в остальных разрядах. На выходе каждого сумматора по модулю два получается логическая суммаодноименных разрядов сумматора 3 и кода номера итерации с входа 11 устройства, В результате этого коды навыходах сумматора 3 и группы сумматоров 4 по модулю два отличаются...

Номер патента: 1325494

Опубликовано: 23.07.1987

Авторы: Бессмертный, Жижин

МПК: G06F 13/00

Метки: информацией, обменом, памятью, процессора

...18, который возникает при единичном потенциале наинверсном выходе триггера 24, Записьи считывание информации в блоках 3и 4 происходит без взаимоисключения.Если в процессе работы поступаетинформация об искажении достовернос 132549455 ти информации от блока контроля, тоэтот сигнал можно использовать дляперевода блока 3 или 4 в работу порезервной зоне, которая подключаетсяк работе сменой потенциала на входе А н . Смена потенциала может производиться вручную с помощью переключателей 27 и 28. Формула изобретения 1. Устройство для управления обменом информацией процессора с памятью, содержащее блок управления, генератор импульсов и распределитель, причем с первого по четвертый выходы распределителя импульсов подключены к входам...

Номер патента: 1336030

Опубликовано: 07.09.1987

Авторы: Боровицкий, Гамкрелидзе, Завьялов

МПК: G06F 17/14

Метки: арифметическое, быстрого, преобразования, процессора, фурье

...2 и синхросигналу С производится запись информации с входа 15 в первый ряд запоминающих элементов двухтактного регистра 6, Выход мультиплексора 12 находится в это время в состоянии Отключено,В третьем такте по сигналу Тз информация с выхода сумматора-вычитателя 7 поступает через мультиплексор 12 на выход 16,25 30 35 40 45 50 55 В четвертом такте по тактовому сигналу Т 4 информация с выхода сумматора-вычитателя 8 через мультиплексор 12 поступает на выход 16. Одновременно при единичном значении сигнала М 4 информация с выхода сумматора-вычитателя 8 через мультиплексор 11 поступает на вход двухтактного регистра 5 и записывается в первый ряд запоминающих элементов по сигналам Т 4 и С, Если сигнал М 4 имеет нулевое значение, то в регистр 5...

Номер патента: 1345203

Опубликовано: 15.10.1987

Авторы: Баранов, Веселухин, Кремез, Орлов, Пехтерев, Роздобара, Хамицкий

МПК: G01F 13/00

Метки: памятью, процессора, сопряжения

...выходеэлемента 10 сравнения Формируетсясигнал разрешеция формирования управляющих сигналов ВКО, ВК 1 и СИП, поступающий в элементы выборки 12 и моделирования 13 цикла обращения. Врезультате на выходах элемента 13 "Задержка чтения" (ЗЛ Чт) и "Задержказаписи" (ЗЛ Зп) устанавливается низкий уровень напряжения (разряжаются 20емкости цепочек К,С и Н С ) . Кодномера модуля ОЗУ поступает по ША13-152 из регистра 4 адреса ца входы дешифратора 2 и устанавливает ну 2 члевой сигнал на соответствующем адре-суемому модулю выходе дешифраторя.После этого процессор снимает адресс магистрали "Общая шина",При считывании данных из модуляОЗУ (цикл "Ввод" на фиг, 5) процессор 30устанавливает нулевой сигнал на шине(Зп = 0), Данный сигнал, поступая вблок 1,...

Номер патента: 1348843

Опубликовано: 30.10.1987

Авторы: Морозов, Панков, Потапов, Танасейчук

МПК: G06F 13/16

Метки: группой, памяти, процессора, сопряжения, устройств

...содержимое35которого определяет выбираемый дешифратором 14 раздел 4 памяти и разрешенный вид доступа запись и/или чтение к этому разделу. В случае, еслипроизошел запрещенный для данногораздела 4 памяти вид обращения, тона регистре 12 фиксируется номер раздела памяти, к которому производилось ошибочное обращение, а такжеустанавливается триггер 16 что позФ45воляет программе обслуживания ошибки обращения к каналу определить,вызван ли этот сбой аппаратурой либоошибкой программирования,При включении питания системы мини(микро)ЭВМ или при канальной уста 50новке в процессе работы процессор 2вырабатывает сигнал "Сброс", устанавливающий триггер 15 в нулевое состояние, что соответствует режиму работыустройства "Системный", В этом...

Номер патента: 1352496

Опубликовано: 15.11.1987

Авторы: Андреева, Бородин

МПК: G06F 13/00

Метки: памятью, процессора, сопряжения

...в соответствии с картиной дефектов регистров хранения ЦМДмикросборки. Предположим, что первыйрегистр хранения в 1-й ЦМД-микросборке бездефектен, а во 2-й - дефектен.Тогда на первом такте из блока 8 памяти карты годности будет считанослово, содержащее 1 и О соответственно в первом и втором разряде. Логическая 1 первого разряда, во-первыхразрешит передачу информационного бита в ЦМД-микросборку, а во-вторыхразрешит прохождение очередного синхроимпульса через элемент И 3 и далее 40через элемент ИЛИ 4 изменит содержимое счетчика 5, а, следовательно, вследующем такте информация из блока6 памяти будет выбираться из следующей ячейки и записываться во второй 45регистр хранения (если он бездефектен), Логический О второго разрядаслова,...

Номер патента: 1357966

Опубликовано: 07.12.1987

Авторы: Андреева, Бородин

МПК: G06F 13/00

Метки: памятью, процессора, сопряжения

...в ЦМД ЗУ ужечастотой его работы, которая в де"сятки раз меньше частоты работы процессора, 135796650 В режиме считывания информации необходимо .принять информацию от ЦМД-микросборок и освободить ее от "неинформационных" нулей. Поскольку в общем случае адреса дефектных регистров хранения в различных микро- сборках не совпадают, то осуществляется общая задержка на 23 такта для выравнивания разрядов одного словаПри считывании устройство работает так же, как и при записи, только прием информации в регистрах 2 осуществляется с последнего (справа) разряда, а "1" в регистрах 1 сдвигается слева направо. Если первые 22 регистра хранения в 1-й ЦМД-микро- сборке оказываются дефектными, то через 23 такта информация начинает поступать с выхода...