Патенты с меткой «процессора»

Номер патента: 1539787

Опубликовано: 30.01.1990

Авторы: Гришин, Ярошевский

МПК: G06F 13/00

Метки: абонентами, микропрограммное, процессора, сопряжения

..."Выполнениекоманды",Микропрограмма "Прием команды"выполняется следующим образом.С помощью сигналов с выхода 17блока 6 содержимое регистра 23 пересылается в регистр 34 блока 1. Навыходе 13 устройства формируется сигнал "Чтение", и из внешней памятисчитывается код команды, При этом навыходе 19 блока 6 формируется сигнал,открывающий блок 4 на чтение. В ре1539787 1 О 15 20 25 30 35 45 50 зультате код команды поступает на информационные входы блоков 1 и 6. Старшие восемь разрядов записываются в регистр 28, а младшие восемь - в регистр 25 блока 1, Адрес следующей микрокоманды определяется кодом, поступающим на информационный вход блока 6, для чего на,вторые входы блока 41 элементов И подается сигнал логической единицы с соответствующего...

Номер патента: 1548791

Опубликовано: 07.03.1990

Авторы: Боровиченко, Ермакова, Степанов

МПК: G06F 13/00

Метки: внешней, памятью, процессора, сопряжения

...ОЗУ, Приэтом выключаются элементы И 10-14 Отключение элемента И 10 вызывает выключение шинного формирователя 9 адреса, Единичное значение на нулевом выходе триггера 7 включает шинный форми рователь 8 данных, Таким образом,узел 4 памяти индексов отключаетсяот адресной шины и подключается черезшинный формирователь данных 8 к шинеданных. На вход направления передачишинного формирователя 8 данных передается сигнал записи с процессора 1,При чтении данные передаются с узла4 памяти индексов в процессор 1, апри команде записи данные принимаются узлом 4 памяти индексов с процессора 1,Если по информации на адресном выходе процессора 1 включается третийвыход дешифратора 6, то запись иличтение с процессора 1 через элементИЛИ22 включает элемент И...

Номер патента: 1550524

Опубликовано: 15.03.1990

Авторы: Кузьменко, Матвеев, Сайфуллина, Ярмухаметов

МПК: G06F 13/24

Метки: внешним, процессора, сопряжения, устройством

...поступают в узел 18 управления, где вырабатывается сигнал управ 1550524ления записью в адресованный элемент памяти.Процессор может обращаться по чте- нию в регистр 14 признаков, шифратор 22, регистр 24 байта текущего состояния и регистр 25 входной информации, при этом В устройство по адресной шине 4 процессора и шине 3 "Чтение" процессора поступают адрес элемента10 памяти и сигнал управления чтением. Адрес элемента памяти и сигнал управления чтением поступают в узел 18 управления, где вырабатывается сигнал управлния чтением адресованного элемента памяти. 11 од управлением этого сигнала производится чтение значения адресованного элемента памяти на входную информационную шину 5 процессора.Внешнее устройство может обращать 20 ся по записи в...

Номер патента: 1557568

Опубликовано: 15.04.1990

Авторы: Бабкин, Федорин, Шитиков

МПК: G06F 13/16

Метки: многоблочной, памятью, процессора, сопряжения

...6 включен на прием сигналов с входов-выходов 21 устройства 1 иа выходы 12, второй канальный приемопередатчик 7 включен на передачу данных с информационных входов 27 на входы-выходы 25, а коммутатор 9 адреса включен на трансля"цию данных с выходов 12 первого канального приемопередатчика 6 на выходи 27, В начале цикла записи адресРД поступает на вход дешифратора 2адреса дешиф ируется им как адресРД и на выходе 28 появляется сигналзапуска одновибратора 10, по Фронтукоторого он запускается и сигналом сосвоего выхода 29 переключает коммутатор 9 адреса на трансляцию адресас выхода 26 счетчика 8 адреса на информационные входы второго канального7 приемопередатчика, через которыйадрес поступает в магистраль 34 многоблочной памяти, Далее адрес...

Номер патента: 1569841

Опубликовано: 07.06.1990

Автор: Мирзабеков

МПК: G06F 13/00

Метки: памятью, процессора, сопряжения

...сигнал с егоинверсного выхода присутствует наэлементе И 12 Тогда возникает сигнал на выходе элемента И 12, которыйчерез элемент ИЛИ 18 подготавливаетк работе элемент И 7 для формирования команды чтения и одновременнопоступает на декрементный вход счетчика 3, устанавливая тем самым номерпредыдущей читаемой при записи зоны,и на вход элемента И 13. Далее происходит чтение аналогично рассмотренному. По получении сигнала "Конец операции" на входе 25 на счетчике 2 устанавливается номер текущей зоны, соответствующий номеру зоны, в которуюнеобходимо записать информацию, на 20выходе формирователя инициируетсяимпульсный сигнал, который через элемент И 13 поступает на инкрементныйвход счетчика 3, возвращая его в исходное состояние, и через...

Номер патента: 1571597

Опубликовано: 15.06.1990

Авторы: Балановский, Берштейн, Каплинский, Плитко

МПК: G06F 13/00

Метки: внешней, памятью, процессора, сопряжения

...соответствующий адрес черезблок приемопередатчиков 10 поступаетна вход регистра 11 адреса и синхроимпульсом адреса СИА с магИстралимикроЭВМ записывается в этот регистр,Старшие М разрядов адреса поступаютпри этом на первые лходы первойгруппы 4 элементол. сравнения и на1первые входы второи группы 7 элементов сравнения, В случае совпаденияс кодом, поступающим на их вторыевходы, один из элементов сравнения формирует разрешающий сигнал на вклю чение соответствующего блока памяти.Записанный в регистр 11 адреса код поступает также на вход дешифра тора 12 и в случае обращения процессора по определенному адресу дешифратор 12 формирует сигнал, разрещающий работу дешифратора 13 управляющих сигнаЛов. В зависимости от вида операции...

Номер патента: 1571599

Опубликовано: 15.06.1990

Авторы: Егоров, Потапов, Шакиров

МПК: G06F 13/00

Метки: многоблочной, памятью, процессора, сопряжения

...к линии 68 сигнала ошибки процессора. В момент включения устройства 1 регистры 4 номера массива и регистрыПроцессор подает на шину (33,36)адреса адрес необходимой ячейки памяти и вырабатывает сигнал СИА, Старшие разряды адреса, поступающего с 5шины 33 адреса, поступают на вход32 дешифратора 2 сегмента всех устройств 1 сопряжения, подключенныхк данному процессору. Сигнал СИА слинии 23 поступает на. вход 46 элемента И 10 всех устройств 1 того жепроцессора. Единичный уровень на входе 66 элемента И 10 разрешает .прохождение сигнала СИА ца управляющий47 вход дешцфратора 2 сегмента, таккак в исходном состоянии триггер 7захвата приоритета сброшен и сигнал СИП в нулевом состоянии (соответственно входы 63 и 28 элемента 91571595 номера сегмента...

Номер патента: 1580384

Опубликовано: 23.07.1990

Авторы: Акульшина, Ерофеев, Карымов

МПК: G06F 13/14

Метки: контроллером, процессора, сетевым, сопряжения

...Под действием этого сигнала на выходе триггера 9 формируется сигнал, который через блок 4, элемент НЕ 11 и регистры3 и 14 подключает сетевой контроллер 16 к общей памяти 12. Сигнал с выхода триггера, 9 в качестве прерывания поступает также на вход контроллера 16,. Получив сигнал прерывания с триггера 9, контроллер 1 б выполняет программу ввода данных из общей памяти 12, По окончании процедуры ввода контроллер 1 б на шину адреса выставляет код, по которому селектор 15 адреса вырабатывает сигнал - конец обмена, который устанавливает триггеры устройства в исходное состояние,Если инициатором обмена является контроллер, то устройство работает аналогично описанному.При одновременном требовании обмена со стороны процессора 1 и...

Номер патента: 1580405

Опубликовано: 23.07.1990

Автор: Лавренюк

МПК: G06G 7/46

Метки: rc-сеточного, задач, переноса, процессора, решения, теории, узловой, элемент

...между собойепереноса. Это осуществляется изменением проводимости входных управляемых резисторов 15.1-15.6 сумматора, при этом коэффициент передачи по каждой оси К /К, изменяется от 0 до 1 в за 5 внсимости от составляющей значения вектора переноса по данной оси. Так, например, если направление переноса точно совпадает с направлением оси а, то,коэффициент передачи К /К = =1, если направление переноса совпадает с диагональю между осями д и 1, то К/К,=0,5 и К/Кз=0,5 и накопительный конденсатор 14 заряжается до усредненной величины потенциалов в.предыдущих узловых точках.Ктактирующим входам 22-25 поступают прямоугольные тактовые сигналы )Ю(временные диаграммы на фиг.2), Эти импульсы поступают с внешнего управляющего устройства, например с...

Номер патента: 1580406

Опубликовано: 23.07.1990

Автор: Лавренюк

МПК: G06G 7/46

Метки: вычислительный, задач, переноса, процессора, решения, сеточного, теории, элемент

...к узлу с большим номером узловойточки,Если по моделируемой оси нет переноса, то на управляющие вход 35 ключа 15 и вход 36 ключа 14 управляющиесигналы не поступают, ключи 14 и 15разомкнуты, и накопительные конденсаторы не осуществляют перенос электри"ческого заряда, имитирующего межузловой теплоперенос, Режимы работы накопительных конденсаторов 16.1-16.3в зависимости от задаваемых управляющих сигналов приведены в таблице(фиг.4).В первый период времени на вход26 поступает прямоугольный импульс,длительность которого определяетсяусловиями решаемой задачи (В=ах/К),на вход 36 поступает сигнал, длительность которого определяется условиемоднонаправленного переноса, на входы29 и 30 последовательно поступаютпрямоугольные импульсы,...

Номер патента: 1587518

Опубликовано: 23.08.1990

Авторы: Коробков, Шитиков

МПК: G06F 13/00

Метки: блоков, группой, памяти, процессора, сопряжения

...счетчиков 4, то на выходе дешифратора 10 появляется сиг 5 нал, разрешающий работу дешифратору 11 и дешифратору 9. Так как с выхода регистра 8 на информационные входы дешифратора 9 поступает код адреса одного из функциональных узлов, то один из выходов этого дешифратора активируется и тем самым разрешает работу одному из Функциональных узлов (триггеру 13 или одному из дешифраторов 12, 151, 15.2, 16). На этом ад ресная часть цикла любого обмена завершается.Цикл "Вывод". В этом цикле процессор после установки на магистрали сигнала "ОБМ." снимает с магистрали адрес 20 и выставляет данные, предназначенные для вывода на магистраль. Эти данные через приемопередатчики 7 поступают на информационные входы функцирнальньж узлов; триггера 13,...

Номер патента: 1587525

Опубликовано: 23.08.1990

Автор: Бессмертный

МПК: G06F 13/00

Метки: информацией, обменом, памятью, процессора

...выходом с входом распределителя импульсов, группа выходов которого подключена к группам входов первого и второго узлов элементов И, входы которых соединены соответственно с еди ничным и нулевым выходами триггера режима, четырех элементов И и.трех элементов задержки, причем в блоке синхронизации обращений единичный и нулевой выходы триггера режима йодклю чены соответственно к первым входам первого и второго элементов И, выходы которых соединены с первыми входа-. ми третьего и четвертого элементов И, вторыми входами подключенных к выходу ЗО первого элемента задержки, выходы первого и второго элементов И соединены соответственно с входами второго и третьего элементов задержки, о т л и - ч а ю щ е е с я тем, что, с целью35 повьппения...

Номер патента: 1594548

Опубликовано: 23.09.1990

Авторы: Дзюба, Милейковский, Рябов

МПК: G06F 11/00, G06F 13/00

Метки: обращений, памяти, процессора

...потенциал, который запрещает дальнейшую установку счетчика; элемент И-НЕ 23 пропускает на выход 25 серию импульсов, которые подсчитываются счетчиком 14; элемент И 22 с помощью триггера 20 блокирует поступление тактовой частоты на выход 16 устройства, тем самым приостанавливая работу процессора, Это состояние узел 8 сохраняет до переполнения счетчика 14.В момент переполнения старший разряд счетчика 14 устанавливается в нулевое состояние; врезультате чего элемент И-НЕ 23 блокирует поступлениечастоты на выход 25 узла 8. Далееразрешается прохождение тактовое частоты на выход 16 и с задержкой на,один такт с помощью триггера 21 снимается запрет предварительной установки счетчика 14 по выходу 26.Таким образом, в рассмотренном примере...

Номер патента: 1603393

Опубликовано: 30.10.1990

Авторы: Бессмертный, Сбориков, Теодорович

МПК: G06F 13/00

Метки: обменом, памятью, процессора

...режиме записи информации, например, в блок 5 импульсы частоты записи, пройдя через элемент 16 задержки и открытый триггером 3 элемент И 10, поступают также на элемент 17 задержки.Время срабатывания элемента 17 задержки меньше времени срабатывания элемента 16, поэтому на входы чтения-записи импульс частоты записи по. ступает раньше по отношению к сигналу на входах выборки блоков памяти, что является необходимым требованием в режиме записи для блоков 5 и 6.Окончание импульсов обращения к входам чтения-записи и выборки происходит одновременно, так как по окончании импульса записи выход элемента 16 задержки отключается от входа выборки с помощью закрытого элемента И 12, управляемого импульсами частоты записи, а время срабатывания...

Номер патента: 1603407

Опубликовано: 30.10.1990

Авторы: Волынский, Лавренюк, Малкин, Смиренский

МПК: G06G 7/46

Метки: оптоэлектронный, процессора, сеточного, управляемый, элемент

...другие члены уравненияС); и 1(; как токи (плотность потока)соответственно входящего и выходящегоиз узловой точки 3. 45Уравнение (2) тогда можно записатьследующим образом; 50Решение уравнения (3) можно осуществить на сеточном процессоре, узловые точки которого соединены элементами с на.правленной передачей токовых сигналов, при этом межузловой элемент такого типа имеет на выходе токовый сигнал Т, равный по величине токовому сигналу 1, на выходе этого элемента. Основные электрические моделирующие параметры оптоэлектронного элемента связаны между собой следующим образом;Ток во входной цепи равен1, = Пах В (4)Ток в выходной цепи равенб ( 7 Вьп) 6Величины сопротивлений Аоторезисто ров оптронов 2 и 3 зависят от этих токов, протекающих через...

Номер патента: 1605255

Опубликовано: 07.11.1990

Авторы: Иваненко, Лысенко

МПК: G06F 17/14, G06F 9/34

Метки: адресов, быстрого, преобразования, процессора, формирования, фурье

...сумматор 9, регистр 1 О адреса, группа регистров 11, вход 12 сопровождения данных устройства, выход 13 устройства, входы 14,1-14,Ь постоянного коэффициента устройстваУстройство предназначено для формирования адресов процессора, реализующего алгоритм Винограда преобразования Фурье (АВПФ). Алгоритм Винограда основан на представленииматрицы 11Г 11 - точечного диск"Ю:еретного преобразования Фурье (1 ШФ),где 11 Е - взаимно простые числа, ввиде прямого произведения матриц11 - точечных ДПФ61,1: 1,111,1,Я,111,и сведении вычисления 11 Е - точечныхДПФ к вычислению круговых сверток сиспользованием арифметики в кольцеполиномо.з. Короткие 11 Е - точечныепоследовательности вычисляются по алгоритму Рейдера, позволяющему существенно...

Номер патента: 1606976

Опубликовано: 15.11.1990

Авторы: Иванов, Кладов

МПК: G06F 13/36, G06F 15/16

Метки: магистралью, общей, процессора, сопряжения

...ЛУ процессора 18 сигналлогического "0", т.е. на управляющихвходах дешифратора 3 адреса находятсясигнальг, обеспечивающие его выборку,При этом при обращении процессора18 к адресам, не входящим в зону адресов 1Б общих магистралей 14,уровень сигнала на 1г выходахдешифратора 3 и выходах 1 бг 16пассивный ("0"), Пассивным будет уроьень сигнала и при вводе, выводег 1 11данных ( т ак к а к на входе 1 1 - 0 ),При э тсгл ч ер е з э л ем ент 4 задержки,элемент ИЛИ 5 ( при выдач е процессором1 8 адреса и выводимых данных ) и элемент ИЛИ б ( при в вод е данных в проце с со р 1 8 ) у с т а навли вает ся двухс т оронняя связь между входами- выходами1 2 и 1 3 . Предлагаемое устройство5 Устройство для сопряжения процессора с общей магистралью,...

Номер патента: 1631548

Опубликовано: 28.02.1991

Автор: Зайончковский

МПК: G06F 15/16

Метки: взаимным, доступом, многопроцессорной, процессора, системы

...кодами инициализации выделенного обобщест 5 вленного устройства ввода-вывода - равноправного приемника информации в обменах взаимного доступа.Таким образом, каждая одноразрядная ячейка блока 13 памяти характеристик в системе имеет совокупность адресов - один для собственного локального процессора и ггуппу для остальных, а информационное слово линий вторых входов-выходов 63 данных в сеансе взаимного доступа в зазисимости от операции представляет собой код переменной, код номера запрашиваемой переменной ветви либо несущественную комбинацию. 20Фронт спада потенциала на входе- ,выходе 55 инициирует формирователь 17 импульсов, и с задержкой ь, равной времени установления устойчивых состояний в цепочке элементов ад ресных цепей, на его...

Номер патента: 1631555

Опубликовано: 28.02.1991

Авторы: Бочков, Гаджала, Козлюк, Сохнич

МПК: G06F 15/332

Метки: арифметическое, быстрого, преобразования, процессора, фурье

...32-35 устройства поступают выходные операнды с выходов соответственно сумматора 30 умножителя 11, сумматора 4 и умножи" теля 12 через вход коммутатора 17.Кроме того на входах регистров 18-21по аналогии с описанным формируютсяпромежуточные операнды для данных,поступивших на входы 23-28 устройст 5ва на втором такте.По приходу третьего тактовогоимпульса на вход 31 устройства навыходы 32-35 устройства передаютсярезультаты выполнения базовой операции по фиг.З, в первый - четвертыйрегистры 18-21 записываются промежуточные результаты, а на входы 23-29подаются очередные значения входныхоперандов для базовой операции пофиг.З.Таким образом, выполнение необходимого числа указанных базовыхопераций производится по описаннойсхеме,20На последнем...

Номер патента: 1631556

Опубликовано: 28.02.1991

Авторы: Бочков, Козлюк, Сохнич

МПК: G06F 15/332

Метки: арифметическое, быстрого, преобразования, процессора, фурье

...операнда на множитель а в соответствии со структурой базовой операции фиг.З. Таким образом, к концу второго такта работы устройства на выходах сумматора 13 и вычитателя 15 формируются соответственно мнимая и вещественная части результата выполнения базовой операции фиг,З, которые поступают на выходы 34 и 35 устройства, а на входы регистров 19 - 22 подаются промежуточные результаты выполнения базовой операции,По положительному перепаду очередного тактового импульса на входы 24,25,27 и 28 устройства поступают новые значения исходных операндов базовой операции фиг.З, в регистры 19 - 22 заносятся промежуточные результаты базовой операции, а с выходов 34 и 35 устройства считываются резул ьтаты вычислений.30 По приходу последующих тактовых...

Номер патента: 1635202

Опубликовано: 15.03.1991

Автор: Лавренюк

МПК: G06G 7/46

Метки: вычислительный, гибридного, задач, нелинейных, поля, процессора, решения, сеточного, теории, узел

...с существенной неоднородностью, например, многослойных гетерогенных систем, приэтом каждый моделируемый слой заменяется узловым элементом и параметрыэтого элемента, порой сильно отличаюциеся, задаются в соответствии с геометрией и физическими характеристиками моделируемого слоя, Сеточный процессор позволяет проводить решение влюбом из трех базовых режимов работыпри использовании данного вычисли 35тельного узла на цифроуправляемойсеточной модели, на аналоговой оптоэлектронной сеточной модели, на гибридной сеточной модели являющейсясовокупностью двух первых. При этоманалоговая сеточная модель позволяетповысить быстродействие и сразу жеполучать решение, на этой же моделиможно "проигрывать" большое количество вариантов, а выбранные затем...

Номер патента: 1647584

Опубликовано: 07.05.1991

Автор: Верстаков

МПК: G06F 15/00, G06F 9/00

Метки: данных, процессора

...операции операнды выбираются из наиболее быстродействующей сверхоперативной памяти с прямой адресацией,. время выполнения операции блока 4 определяется суммой задержек магрицы 2 и блоков 4 и 5. Операция.обмена данными состоит ыз вычисления адреса ОЗУ и соответственно обмена, время ее выполнения определяется сум, мой задержек ЗЛИ 2 и блоков 5, 6, 8, 9, Чтобы согласовать времена выполнения операции блока 4 и обмена, последняя выпопняется в два этапа: на нервом происходят вычисление адреса ОЗУ, на втором обмен. Возможность475846 Устройство обработки данных процессора, содержащее блок памяти данных, регистр адреса, индексный арифметический блок, буферный регистр, конвейерный регистр, блок регистров, блок программного управления,...

Номер патента: 1649555

Опубликовано: 15.05.1991

Автор: Оганесян

МПК: G06F 13/00

Метки: аналогового, вентильным, коммутатором, процессора, сопряжения

...вых от величины нагрузки, запишется такВ 5 = йг . Вб/В 1.С учетом приведенного выше условиянастройки можно записать передаточные 25отношения устройства по току и напряжению1 вых(Р)/Овх(Р) = В 2/В 1 ВЗЕ (Р);Оеых (Р)/Овх(Р) = В 2 В 4/В 1 ВЗГ (Р),где (Р) - функции ошибки, показывающая 30зависимость коэффициента передачи устройства для сопряжения от частоты.Функция ошибки вводится в выраженияпередаточных отношений устройств дляподчеркивания неидеальности этих устройств, В идеальном случае функция ошибки должна иметь нулевую фазу и единичнуюамплитуду. В данном случае е (Р) - это функция ошибки, обусловленной ограниченностью полосы усиления операционного 4усилителя 1,Для предлагаемого устройства е(Р) имеет вид где Оещх х и вых " -...

Номер патента: 1658161

Опубликовано: 23.06.1991

Автор: Мирзабеков

МПК: G06F 13/00

Метки: памятью, процессора, сопряжения

...в единичное состояние и сигнал с его прямого выхода через элемент ИЛИ 20 поступает на один из входов элемента И 9, а через элемент ИЛИ 17 - на вход разрешения Е блока 1 сравнения, И здесь возможны три состояния: первое, когда номер рабочей эоны больше номера текущей зоны и активным становится выход ; второе, когда номер рабочей зоны соответствует номеру текущей зоны и активен становится выход "="; третье, кода номер рабочей зоны меньше ь мера текущей зоны и активным становится вь ход ", Допустим, что имеет место второе состояние, Сигнал с выхода "=" блока 1 сравнения поступает на вход элемента И 9 и активизирует выход 33 ВО - начался процесс чтения. Этот же сигнал поступает. через элемент 21 задержки на первый вход элемента И 13,...

Номер патента: 1667087

Опубликовано: 30.07.1991

Автор: Бессмертный

МПК: G06F 13/00

Метки: обменом, памятью, процессора

...элемента 17 задержки равно сумме времен срабатывания элемента И 12 и элемента И 21 (при равенстве времени срабатывания элементов И 20 и элементов ИЛИ 14). Смена адреса на элементах 36 и 37 памяти в режиме записи производится с помощью соответствующего счетчика 71 или 72 через соответствующий элемент ИЛИ 67 или 68 по окончании импульса СХИ 2 в линии 87 или 74,Код формата посылки хранится в регистрах 53 и 54, т.е. в блок памяти записывается информация до момента равенства кода счетчика 71 или 72 адреса коду, хранящемуся в регистре 53 или 54. Момент равенства кодов фиксируется схемой 56 и 57 сравнения. В режиме записи сброс счетчика 71 или 72 происходит через элемент ИЛИ 65 или 66 всякий раз после равенства кодов на входах схемы...

Номер патента: 1667114

Опубликовано: 30.07.1991

Авторы: Демченко, Ерохин, Меняйло, Молявка, Чередников

МПК: G06G 7/38

Метки: аналогового, блок, процессора, решающий

...низкой и высокой частоты соответственно. В режиме решения дифференциальных уравнений ключи 22, 23 разомкнуты, ключ 21 замкнут,В режиме измерения фазовых портретов, кроме ключа 21, замыкается ключ 22, через который производная исследуемой координаты поступает на вход горизонтального отклонения индикатора,25 30 35 40 45 50 55 В режиме моделирования нелинейных функций сигнал с измерительных обмоток 6 через интегратор и ключ 20 поступает на вертикальный вход индикатора, ключи 18, 21 - 23 закрыты. Падение напряжения на резисторе 10 поступает на горизонтальный вход индикатора, При этом на экране индикатора наблюдаются кривые, описываемые функциями вида где хо - постоянная составляющая накачки,Вид функции регулируется информацией, занесенной...

Номер патента: 1670686

Опубликовано: 15.08.1991

Авторы: Кузнецов, Тяпкин, Филатова

МПК: G06F 9/00

Метки: процессора

...магазина на нули селектора 233, 234 данных и дешифратор 235,Блок прерывания (фиг,10) содержит схему 236 свертки по модулю два, элементы И - 2 И-ИЛИ 237 и 238, элемент 2-2-2-2 ИИЛИ 239, инвертор 240, элементы И 241, 242, три . еры 243 -245 прерываний на уровнях АУ РР и РК, элемент И 246, элемент 2-2 2 2 И - ИЛИ 247, инвер 1 ор 248, рсгистр 249 сдви а;негр-ор 250, элемент И "И - 4 Е 25., эломе. г 2- -2 .2 И.ИЛИ-НБ 252, элоев меи 1 И 253блок су 1 мирс вания адреса (фиг.11) содер+и 1 первый полусуммэтпр 254, шину 255 1 выходов поразрядных полусумм 1-го этажа, шину 255 2 выходов поразрядных переносов 1-го этажа, элементы 2 3 ЗИ ИЛИ 256 1-256,6, фгрмирующие сигналы переносов из пары смежных разрядов, начиная с 1-го, второй полусумматор 257,...

Номер патента: 1674139

Опубликовано: 30.08.1991

Авторы: Ноянов, Черных, Шаханов

МПК: G06F 12/00, G06F 13/00

Метки: многоблочной, памятью, процессора, сопряжения

...суммируются с уставками А 1, АО и направляются ка адоесные входы выбранной йары блоков памяти. При каждом обращении иэ первого блока 11 на шину 8 данных выводится соотвстствуюшая информация и переписывается в О-й блок по адресу АОК, где К = 0,1,2 Б. Когда заданный массив будет первдан в О-й блок до конца, контроллер 2 снимает сигнал РА и передаст управление процессору 9:Пересылка инфгрмации из основнсгс блока 10 памяти В дополнительный блок 11,Р 25 30 ср Э с 40 4 г;50 Я 1:) например 11 - 1, и наоборот, осуществляется аналогичным образом, за искгючением следующего: в регистр 4 - 1 записывается код, равный разности чисел А 1 и АО, обозначающих.начальные адреса массивов памяти в блоках 11-1 и 10 соответственно, т,е, А 1 - О =. А 1 - АО;...

Номер патента: 1683020

Опубликовано: 07.10.1991

Авторы: Коробков, Шитиков

МПК: G06F 13/00

Метки: памятью, процессора, сопряжения

...режиме с последовательной выборкой по срезусигнала на выходе 12 счета дешифратора 4 адреса и команд управления происходит изменение содержимого счетчика 3 адреса на единицу. После этого устройство готово к следующему циклу обращения процессора.Запись информации в регистр 2 режима, счетчик 3 адреса осуществляется в цикле "вывод" процессора по адресам регистра состояний и регистра адреса соответственно, В адресной части цикла "вывод" работа устройства осуществляется аналогично ад 5 10 15 20 25 30 35 40 45 50 55 ресной части цикла "ввод" при обращении к регистру данных устройства, Далее процессор устанавливаетданные на информационных входах 10 устройства, которые поступают на информационные входы регистра 2 режима и счетчика 3 адреса, э...

Номер патента: 1689964

Опубликовано: 07.11.1991

Авторы: Вайсман, Докунин, Кац, Кистра, Козлов, Тютюнник

МПК: G06F 12/16, G06F 13/16, G06F 3/153 ...

Метки: видеоконтроллера, общую, память, процессора, сопряжения

...обращения процессора, Таким образом, на выходе элемента ИЛИ 6 формируется сигнал записи, поступающий на соответствующий вход блока 1 оперативной памяти, В блок 1 оперативной памяти записывается информация, поступающая по шине данных через вход-выход 10 от процессора. При этом на адресные входы блока 1 оперативной памяти поступает через мультиплексор 2 адрес с адресной шины процессора. При считывании информации из блока 1 оперативной памяти процессор выставляетсигналы "ВЫБОР" и "ЧТЕНИЕ" низкого уровня, поступающие на входы элемента ИЛИ 8. Сигнал низкого уровня на выходе этого элемента выводит регистр 5 процессора из третьего состояния, и его выходы подключаются в шине данных процессора через вход-выход 10. По фронту сигнала на...