Устройство для сопряжения процессора с общей магистралью

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 8012914 0 06 Р 15 ГГы 1.:.е ОПИСАНИЕ ИЗОБРЕТЕ ЕЛЬСТВ ВТОРСК авления (а ов,ериферийнМТц. шины, 198 ИЯ ПРОТРОЙСТВО ДЛЯ СОПРЯЖК С ОБЩЕЙ МАГИСТРАЛЬЮ обретение относится слительной техники и пользовано в качеств вычислителя совмест процессором (ВП) для ЦЕССОР (57.) И ти выч быть и рийног обласожетпериф о с векбыстрой ор ЬР ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ(71) Институт проблем упртоматиги и телемеханики)(56) Быстродействующий ппроцессор "ЭлектроникаУправляющие системы и маУ 4, с, 122-125.Авторское свидетельство СССРВ 065852, кл. О 06 Р 15/16, 198 обработки геофизической, медицинской и визуальной информации и для управления сложными технологическими объ" ектами в реальном времени. С целью расширения области применения и повышения производительности в устройстве реализована конвейерная обработка данных различных форматов. Достижение поставленной цели обеспечивается введением блока обслуживания об" мена и блока маскирования запросов, позволяющих расширить область применения устройства за счет обработки как фиксированных, так и комплексных чисел, а также строк символов. Связи между блоками регистровой па- Я мяти и оперативной буферной памяти со счетчиком длины вектора и блоком обслуживания обмена, соединенного с блоком синхронизации обмена, подключенным к магистрали, к которой подключены также выходы блока выдачи запросов, обеспечивают повышение быстродействия контроллера. 5 ил.1 1291998 2 Изобретение относится к вычисли блока 1 сигналы синхронизации потельной технике и может быть исполь- ступают в блок 2.зовано совместно с векторным процессором для быстрой обработки геофизической, медицинской и визуальной информации и для управления сложными технологическими объектами в реальном времени.Цель изобретения - расширение области применения устройства за счет воэможности подключения процессоров векторной обработки, конвейерной обработки запросов прямого доступа к памяти на векторные операции с данными различных форматов - целыми, с фиксированной и плавающей точками, комплексными строками символов. На фиг, 1 представлена структурная схема устройства для сопряжения; на фиг. 2-5 - функциональные схемы блока синхронизации обмена, блока обслуживания обмена, блока маскирования запросов и блока выдачи запросов.Устройство (Фиг. 1) содержит блок 1 синхронизации обмена, блок 2 обслуживания обмена, блок 3 регистровой памяти, блок 4 оперативной буферной памяти, счетчик 5 длины вектора, блок 6 маскирования запросов, регистр 7 запросов, регистр 8 готовности, блок 9 выдачи запросов. Устройство подключается через шины 10 и 11 данных и управления процессора к векторному процессору, а через общую магистраль 12 - к другим устройствам вычислительной системы, например к скалярному процессору.Блок 1 синхронизации обмена (фиг. 2) содержит четыре триггера 13-16 и четыре элемента И 17-20, Через вход 21 управляющей информации блока 1 поступают стандартные сигналы с внутримьппечной общей магистралью 12, причем на первый вход элемента И 17 поступает сигнал "Ведущий , на вход установки триггера 13 - сигнал "Запрос работы векторного процессора", на информационные входы триггеров 14 и 15 - сигнал "Захват подшины данных" и сигнал "Признак адреса или данных" соответственно. На входы синхронизации триггеров 16 и 15 поступают внешние синхроимпульсы "СИ 1" и "СИ 2" соответственно. На выходе 22 подтверждения формируется соответствующий признак в общую магистраль 12, Через выход 1 О 15 20 25 30 35 Блок 2 обслуживания обмена (фиг, 3) содержит элемент ЗИ-ИЛИ 24, первьп 25 и второй 26 элементы И, первый 27 и второй 28 элементы ИЛИ, элемент 2 И-ИЛИ 29, триггер 30. Соответствующие сигналы поступают в блок 2 через вход 31 признаков длины запросов, вход 32 признаков синхронизации и вход 33 признаков готовности. На выходе 34 сброса Формируется соответствующий сигнал для сброса регистра 8, а на выходе 35 признаков обмена - управляющие сигналы для блока 3, На первые входы элемента ЗИ-ИЛИ 24 поступают сигналы, свидетельствующие о том, двойными или ординарными являются соответствующие запросы на очередные элементы вектора или результат. На вторые входы элемента ЗИ-ИЛИ 24 поступают сигналы готовности выдать результат или принять очередные элементы вектора, признак готовности выдать результат подается также на второй вход элемента И 26, на второй вход элемента И 25 поступает признак отсутствия запроса на выдачу результата. На выходах триггера 30, элемента ИЛИ 28 и элемента И 26 формируются сигналы разрешения обмена данными записи данных и чтения резупьтата для блока 3 с обшей магистралью 12. Блок 6 маскирования запросов(фиг, 4) содержит три счетчика 36-38,три элемента И 39-41, элемент 2 И-ИЛИ42 и входы 43 и 44. Через вход 43 фзапросов блока 6 на информационныевходы счетчиков 36-38 поступают соответствунпцие константы (маска), а насчетные входы - запросы на выдачурезультата и элементов вектора, приходящие от устройства управления векторного процессора, На первый и втотретий входы элемента 2 И-ИЛИ 42 поступает сигнал, определяющий, по какому из запросов будет подсчитыватьсядлина вектора, На выходах элементовИ 39-41 Формируются запросы на выдачу результата, прием элементов первого и второго векторов соответственно,которые через выход 45 запросов поступают в регистр 7, а на выходе 46признака длины вектора формируетсясигнал для подсчета длины вектора всчетчике 5,3 2919Блок 9 выдачи запросов (фиг. 51содержит элемент ИЛИ 47, элементИ 48 и ключ 49. На вход 50 стробирования и информационный вход 51 блока9 поступают сигналы с выходов регистра 7 и 8 соответственно, Выход 52блока 9 подключен к соответствующимшинам общей магистрали 12.Блок 1 синхронизации обмена предназначен для установки всех элементов Оустройства в исходное состояние, захвата общей магистрали с квитированием, выработки сигнала начала работы,а также формирования стробирующихимпульсов, 15Сигнал на выходе элемента И 17появляется при совпадении сигнала"Ведущий" с входа 21 и сигнала с выхода триггера 13, возникающего припоступлении на его вход установки 20импульса Запрос работы векторногопроцессора" с входа 21 и исчезающегопри поступлении на его вход сбросасигнала с выхода элемента И 17,Когда по магистрали приходит признак данных, поступающий на блок 1, блок 2 обслуживания обмена вырабатывает сигналы, обеспечивающие прием данных, идущих по магистрали 12 сразу же после этого признака. Если в регистр 7 запросов до этого времени не поступил ни один из запросов, то данные, пришедшие по магистрали 12, интерпретируются как длина вектора и записываются в специально вьщеленный регистр блока 3 регистровой памяти. Затем в нужный момент времени по сигналам, поступающим из шины 11 управления процессора, длина век 25Сигнал на выходе элемента И 18вырабатывается при одновременном наличии на его входах сигнала СИ 2 исигнала с выхода триггера 14, возникающего при поступлении на его вход 30синхронизации импульса с выхода элемента И 17 при условии наличия на егоинформационном входе сигнала "Захватподшины данн",Сигнал иа выходе триггера 16 появляется при поступлении на вход синхронизации импульса СИ 1 с входа 21при условии присутствия на его информационном входе сигнала с выходатриггера 15, который, в свою очередь 40вырабатывается при совпадении сигналов СИ 2 и "Признак адреса или данных"на его входах, поступающих на вход 21.Триггер 16 разрешает прохождениесигналов СИ 1 и СИ 2 через элементыИ 20 и 19 соответственно.Блок 2 обслуживания обмена предназначен для формирования сигналов,обеспечивающих приемопередачу информации между регистрами блока 3 регистровой памяти и общей магистралью.Блок 6 маскирования запросов предназначен для разрешения или запреще"ния прохождения запросов в регистр 7запросов устройства. 55Запросы с входа 43, поступаюпиена соответствующие входы элементовИ 39-41, проходят на их выходы (выход 45) при условии наличия сигналов 98 4разрешения от счетчиков 36-38 истроба на входе 44, Разрешающиесигналы на выходах счетчиков 36-38присутствуют до тех пор, пока онине переполняются, подсчитывая запросы, поступающие на соответствующиесчетные входы, На информационныевходы счетчиков поступают сигналы,позволяющие сделать начальную установку счетчиков в требуемом состояние,Злемент 2 И-ИЛИ 42 пропускает навыход 46 запросы с выхода элементаИ 40.,и 41 в зависимости от состояниясигнала, поступающего с входа 43.Блок 9 выдачи запросов предназначен для посылки в определенный момент времени в общую магистраль за просов на очередные элементы вектора, Запросы проходят на выход ключа49 при возникновении строба на выходе элемента И 48, при наличии разрешения от элемента ИЛИ 47, Разрешающий сигнал на выходе элемента ИЛИ 47возникает, если на его входе естьхотя бы один запрос.Устройство работает следующим образом. На вход 21 блока 1 из магистрали 12 поступают сигналы, осуществляющие вызов векторного процессора и инициализацию его работы. По этой же магистрали 12 поступают импульсы, обеспечивающие синхронизацию приемопередачи информации по общей магистрали 12, Блок 1 вырабатывает сигнал на выходе 22 подтверждения готовности векторного процессора производить обмен, а также подает на вход 32 бло.ка 2 обслуживания обмена импульсы, необходимые для стробирования информационных сигналов.Параллельно запросы из регистра 7 запросов поступают на информацион" ный вход регистра 8 готовности и фиксируются в нем. По мере поступления операндов по магистрали 12. блок 2 обслуживания обмена в зависимости от того, двойные или ординарные операнды (определяются сигналами, поступающими на вход 31), подает на управляющий вход блока 3 сигналы, обеспечивающие загись одного или двух слов операндов в соответствующие регистры блока 3, адрес которых определяется сигналами, пбступающими 55 5 129199тора переписывается из регистра блока 3 в счетчик 5 длины вектора,По шине 11 управления поступаюттакже запросы на получение очередныхэлементов вектора или выдачу результата. Если нет сигналов маскирования,эти запросы проходят через блок 6маскирования запросов на информацион"ный вход регистра 7 запросов. Сюда жепоступают сигналы от шины 11, обес- Юпечивающие запись, выдачу запросовили установку регистра в исходноесостояние. Прохождение запросов врегистр 7 запросов блокируется припоступлении соответствующих сигналов 15маскирования по шине 11 управленияили приходе сигнала переполнениясчетчика 5 длины вектора на вход 44.Часть запросов может маскироватьсяпутем записи определенной константы 20в соответствующие счетчики 36-38блока 6 маскирования запросов.При снятии маски запросы проходятне только в регистр запросов, а параллельно поступают на счетный входсчетчика 5 длины вектора, где суммируются до тех пор, пока не произойдет переполнение счетчика, свидетельствующее о том, что пришел последнийоперанд, После этого все очередныезапросы блокируются, кроме того, сигнал с выхода переполнения счетчикапо шине 11 управления поступает вустройство управления векторного процес ора для выработки соответствующих 35действий. Запросы с выхода регистра7 запросов поступают на информационный вход блока 9 выдачи запросов, и,если все предыдущие запросы были обслужены в регистре 8 готовности, вырабатывается сигнал, по которому запросы на последующие элементы вектора выдаются с выхода 52 на магистраль 12,8 бна адресный вход блока 3, После приема очередного операнда блок 2 обслуживания обмена вырабатывает сигнал, поступающий на вход сброса регистра 8 готовности.и снимающегосоответствующий запрос в регистре 8.В случае обслуживания запроса навыдачу результата блок 2 выдает сигналы, обеспечивающие чтение данныхиз нужного регистра блока 3 в магистраль 12. После обслуживания всехтекущих запросов разрешается перезапись очередных запросов из регистра 7 запросов в регистр 8 готовностии выдача их через блок 9 на магистраль 12, По мере обслуживания запросов сигналы готовности с выхода регистра 8 поступают на шину 11, а также на вход 33 блока 2 для выполнениянеобходимых действий по записи илисчитыванию информации,Операнды, хранящиеся в регистрахблока 3, по шине 10 данных могут переда 1 аться либо в блок 4, либо ввекторный процессор. Кроме того, устройство обеспечивает любое другоесочетание пересылок между блоками 3н 4 и векторным процессором. Обменданными по шине 10 осуществляетсяпод управлением сигналов по шине 11.В предлагаемом устройстве на одной и той же аппаратуре реализованавозможность векторнойобработки чисел фиксированного и плавающего формата, а также комплексных чисел, аппаратно реализована возможность организации векторного потока одно-,двух- и трехмерных массивов с переменной длиной до 64 К слов, причемустройство выполнено на одной стандартной печатной европлате и обладает производительностью до 1,5 млнопераций в секунду над однооперандными векторами с плавающей точкой и0,5 млн операций в секунду над трехоперандными векторами,Формула изобретенияУстройство для сопряжения процессора с общей магистралью, содержащее блок синхронизации обмена, блок обслуживания обмена, блок регистровой памяти, регистр запросов, регистр готовности, вход управляющей информации блока синхронизации обмена яв-, ляется входом шины управления общей магистрали, выход подтверждения блока синхронизации обмена является выходом7 129 998 10 20 сов подключены к информационному вхо 50 55 соответствующей шины управления общей магистрали, выход признаков обмена блока обслуживания обмена подключен к входу управления обменом блока регистровой памяти, первый и второй информационные входы-выходы которого являются входами-выходами шин данных общей магистрали и процессора соответственно, причем блок синхронизации обмена содержит два триггера и четыре элемента И, а блокобслуживания обмена содержит элемент 2 И-ИЛИ, элемент ЗИ-ИЛИ, три элемента И, элемент ИЛИ и триггер, о т -л и ч а ю щ е е с я тем, что, сцелью расширения области примененияза счет возможности подключения процессоров векторной обработки, в него введены блок маскирования запросов,блок выдачи запросов, счетчик длинывектора и блок оперативной буфернойПамяти, информационный вход-выходи вход управления записью-считыванием которого подключены к шинам данных и управления процессора соответственно, вход адреса блока регистровой памяти соединен с соответствующей шиной управления процессора, выход блока регистровой памяти подключен к информационному входу счетчика длины вектора, выход переполнениякоторого подключен к входу блокировки блока маскирования запросов и является выходом соответствующей шиныуправления процессора, вход запросовблока маскирования запросов, входыуправления записью, выдачей и сбросом регистра запросов и входы признаков длины запросов блока обслужива 40 ния обмена являются входами соответствующих шин управления процессора,выход запросов и выход признака длины вектора блока маскирования запроду регистра запросов и .счетному вхо,ду счетчика длины вектора соответственно, выход регистра запросов подключен к информационным входам регистра готовности и блока выдачи запросов, выход которого является выходом ,соответствующих шин управления общей магистрали, выход блока синхронизации обмена подключен к входу признаков синхронизации блока обслуживания обмена, выход сброса которого подклйчен к одноименному .входу регистраготовности, выходы соответствуюших разрядов которого подключены к входу стробирования блока выдачи запросов, к входам признаков готовности блока обслуживания обмена и к выходамсоответствующих шин управления процессора, причем в блок синхронизации обмена введены два триггера, первый вход первого элемента И, вход установки первого триггера, информационные входы второго и третьего триггеров и входы синхронизации третьего и четвертого тригг еров образуют вход управляющей информации блока синхронизации обмена, выход первого триггера -подключен к второму входу первого элемента И, выход которого является выходом подтвержденея блока синхронизации обмена и подключен к входу сброса первого триггера и к входу синхронизации второго триггера, выход которого подключен к первому входу второго элемента И, второй вход которого соединен с первым входом третьего элемента И и с входом синхронизации третьего триггера, выход которого подключен к информационному входу четвертого триггера, вход синхронизации которого соединен с первым входом четвертого элемента И, выход четвертого триггера подключен к вторым входам третьего и четвертого элементов И, выходы с второго по четвертый элементов И и четвертого триггера образуют выходы с первого по четвертый разрядов блока синхронизации обмена, первые входы третьего элемента И, первого элемента И, второго. элемента ИЛИ и второго элемента И образуют входы с первого по четвертый разрядов признаков синхронизации блока обслуживания обмена, первые входы элемента ЗИ-ИЛИ образуют вход признаков длины операндов блока обслуживания обмена, вторые входы элемента ЗИ-ИЛИ и первого и второго элементов И образуют вход признаков готовности блока обслуживания обмена, выход сброса которого соединен с выходом элемента 2 И-ИЛИ, выходы триггера, второго элемента И и элемента ИЛИ образуют выход признаков обмена блока обслуживания обмена, выход элемента ЗИ-ИЛИ подключен к второму входу третьего элемента И и к первому входу элемента 2 ИИЛИ, второй и третий входы которого подключены к выходу третьего элемен" та И, первый вход которого соединенс четвертым входом элемента 2 И-ИЛИ, 9 12919 выход первого элемента И подключен к второму входу элемента ИЛИ, а блок маскирования запросов содержит три счетчика, три элемента И и элемент 2 И-ИЛИ, первые входы с первого по 5 третий элементов И соединены с входом блокировки блока маскирования запросов, информационные и счетные входы с первого по третий счетчиков и объединены первый и третий входы О элементов 2 И-ИЛИ образуют вход запросов блока маскирования запроса, выхЬд признака длины вектора которого соединен с выходом элемента 2 ИИЛИ, второй и четвертый входы которого соединены с выходами второго и третьего элементов И соответственно, выходы с первого по третий элементов И образуют выход запросов блока мас 98 О кирования запросов, счетные входы спервого по третий счетчиков соедине"ны с вторыми входами с первого потретий элементов И соответственно,третьи входы которых соединены с выходами переполнения с первого потретий счетчиков соответственно, аблок выдачи запросов содержит элемент ИЛИ, входы которого образуютинформационный вход блока выдачи запросов, элемент И, первый вход которого соединен с выходом элемента ИЛИ,и ключ, управляющий вход которого со"единен с выходом элемента И, информационный вход, выход ключа и второйвход элемента И являются инфор- -мациинным входом, выходом и входом стробирования блока выдачизапросов.1291 998 ор ВБу Со Те тель А. Л.Сердю вКо Редак т 7 изводственно-полиграфическое предприятие, г Проектна од, у Тираж 673вниипи енного кпо етений и 3035, 5, Раушс Государств делам изобр Москва, Жписноетета СССРкрытийнаб., д. 4